基于FPGA的航电接口板设计
| 中文摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·项目背景 | 第7-8页 |
| ·国内外发展现状 | 第8-10页 |
| ·1553B 总线发展概述 | 第8-9页 |
| ·RS-422 串行总线发展概述 | 第9页 |
| ·可编程逻辑器件发展概述 | 第9-10页 |
| ·本文内容 | 第10-11页 |
| 2 航电总线接口协议分析 | 第11-17页 |
| ·1553B 总线的基本结构 | 第11-12页 |
| ·1553B 总线的码型 | 第12-13页 |
| ·1553B 总线的字格式 | 第13页 |
| ·1553B 总线的消息格式 | 第13-15页 |
| ·本章小结 | 第15-17页 |
| 3 系统总体结构设计 | 第17-23页 |
| ·系统总体结构 | 第17-18页 |
| ·FPGA 芯片选择 | 第18-19页 |
| ·数据通信协议制定 | 第19-20页 |
| ·RS-422 串行总线端的数据传输协议 | 第20-21页 |
| ·串行数据帧格式 | 第20-21页 |
| ·字格式设定 | 第21页 |
| ·航电总线端数据传输协议 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 4 软件设计 | 第23-61页 |
| ·功能模块划分 | 第23页 |
| ·软件开发环境 | 第23-24页 |
| ·VHDL 硬件描述语言 | 第24页 |
| ·曼彻斯特编解码器 | 第24-34页 |
| ·曼彻斯特编码器 | 第25-27页 |
| ·位同步时钟提取 | 第27-30页 |
| ·曼彻斯特解码器 | 第30-34页 |
| ·RT 功能控制器设计 | 第34-47页 |
| ·主控制器设计 | 第34-38页 |
| ·状态机设计 | 第34-36页 |
| ·指令字解析模块 | 第36-37页 |
| ·发送器超时检测模块 | 第37-38页 |
| ·RT 地址检测模块 | 第38页 |
| ·状态字设置模块 | 第38-40页 |
| ·方式指令处理模块 | 第40-47页 |
| ·数据接收/发送模块 | 第47页 |
| ·协议转换控制器设计 | 第47-53页 |
| ·串行通信接口设计 | 第48-52页 |
| ·接收模块 | 第48-50页 |
| ·发送模块 | 第50-52页 |
| ·航电总线端数据处理模块 | 第52-53页 |
| ·RS-422 端数据处理模块 | 第53页 |
| ·数据缓冲技术 | 第53-58页 |
| ·接收缓冲块控制 | 第54-56页 |
| ·发送缓冲块控制 | 第56-58页 |
| ·系统软件仿真结果 | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 5 硬件设计 | 第61-73页 |
| ·硬件设计总体结构 | 第61页 |
| ·电源电路设计 | 第61-63页 |
| ·FPGA 外围电路设计 | 第63-68页 |
| ·复位电路 | 第63页 |
| ·FPGA 配置电路 | 第63-65页 |
| ·时钟电路 | 第65-67页 |
| ·RT 地址设置电路 | 第67-68页 |
| ·航电总线接口电路设计 | 第68-71页 |
| ·1553B 总线硬件连接方式 | 第68-69页 |
| ·发送器模块设计 | 第69-70页 |
| ·接收器模块设计 | 第70-71页 |
| ·RS-422 电平转换电路设计 | 第71页 |
| ·本章小结 | 第71-73页 |
| 结束语 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |
