基于MCU+FPGA组合的高速数据采集系统的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-20页 |
| ·课题的背景 | 第12页 |
| ·数据采集的国内外研究现状和发展方向 | 第12-18页 |
| ·技术指标和要求 | 第18-19页 |
| ·课题的主要内容 | 第19页 |
| ·小结 | 第19-20页 |
| 第二章 数据采集的基本理论 | 第20-26页 |
| ·数据采集的概述 | 第20-21页 |
| ·数据采集的应用 | 第21-23页 |
| ·ADC的工作原理 | 第23-25页 |
| ·小结 | 第25-26页 |
| 第三章 数据采集系统的总体方案设计 | 第26-32页 |
| ·硬件总体方案 | 第26-29页 |
| ·硬件总体框图 | 第26页 |
| ·主要模块功能说明 | 第26-27页 |
| ·模块选择 | 第27-29页 |
| ·软件总体方案 | 第29-30页 |
| ·小结 | 第30-32页 |
| 第四章 数据采集系统的硬件设计 | 第32-54页 |
| ·主要硬件电路的设计 | 第32-53页 |
| ·电源模块电路 | 第32-35页 |
| ·前端调理电路 | 第35-37页 |
| ·启动电路 | 第37页 |
| ·比较触发电路 | 第37-38页 |
| ·A/D转换电路 | 第38-40页 |
| ·FPGA电路 | 第40-42页 |
| ·单片机控制电路 | 第42-46页 |
| ·存储器电路 | 第46-48页 |
| ·USB通讯电路 | 第48-53页 |
| ·小结 | 第53-54页 |
| 第五章 FPGA时序电路设计 | 第54-76页 |
| ·FPGA前级模块 | 第55-61页 |
| ·前级FIFO模块 | 第55-56页 |
| ·前级FIFO写数据模块 | 第56-59页 |
| ·前级FIFO读数据模块 | 第59-61页 |
| ·FPGA后级模块 | 第61-65页 |
| ·后级FIFO模块 | 第61-62页 |
| ·后级FIFO读数据模块 | 第62-65页 |
| ·记录脉冲触发时刻模块 | 第65-68页 |
| ·标志模块 | 第68-71页 |
| ·DLL(锁相环) | 第71-72页 |
| ·十分频模块 | 第72-74页 |
| ·顶层时序电路 | 第74-75页 |
| ·小结 | 第75-76页 |
| 第六章 数据采集系统的软件设计 | 第76-90页 |
| ·单片机程序 | 第76-81页 |
| ·调试环境 | 第76-77页 |
| ·创建一个新项目 | 第77-78页 |
| ·配置项目 | 第78页 |
| ·为调试生成和下载程序 | 第78-79页 |
| ·单片机流程图 | 第79-81页 |
| ·上位机程序 | 第81-89页 |
| ·VB 6.0读数程序设计 | 第81-86页 |
| ·Delphi 7.0曲线显示程序设计 | 第86-89页 |
| ·小结 | 第89-90页 |
| 第七章 系统调试 | 第90-98页 |
| ·回收数据 | 第90-94页 |
| ·曲线显示 | 第94-97页 |
| ·小结 | 第97-98页 |
| 总结与展望 | 第98-100页 |
| 附录1: C8051F120单片机部分程序清单 | 第100-105页 |
| 附录2: 原理图 | 第105-107页 |
| 附录3: PCB图 | 第107-108页 |
| 附录4: FPGA顶层电路图 | 第108-109页 |
| 参考文献 | 第109-112页 |
| 致谢 | 第112-113页 |
| 攻读学位期间发表的学术论文目录 | 第113页 |
