| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题的背景及意义 | 第9-12页 |
| ·当前大规模集成电路测试的出路 | 第9-10页 |
| ·边界扫描测试和内建自测试特点概述 | 第10-11页 |
| ·基于Nios II 内核的板极BIST 系统设计简介 | 第11页 |
| ·基于Nios II 内核的板级BIST 技术的意义 | 第11-12页 |
| ·国内外集成电路测试的现状和趋势 | 第12-14页 |
| ·集成电路测试标准的发展状况 | 第12页 |
| ·集成电路测试的现状分析 | 第12-13页 |
| ·集成电路测试的应用趋势 | 第13-14页 |
| ·主要研究内容 | 第14-15页 |
| 第二章 电路板级内建自测试技术研究 | 第15-29页 |
| ·边界扫描测试技术原理解析 | 第15-23页 |
| ·边界扫描测试技术基本原理 | 第15-16页 |
| ·边界扫描测试的基本结构 | 第16-20页 |
| ·边界扫描描述语言 | 第20-21页 |
| ·边界扫描测试流程解析 | 第21-23页 |
| ·板极测试技术研究 | 第23-29页 |
| ·电路板故障及模型 | 第23页 |
| ·板极互连测试分析 | 第23-27页 |
| ·板级内建自测试技术原理 | 第27-29页 |
| 第三章 基于Nios II 边界扫描测试的硬件设计 | 第29-46页 |
| ·测试平台总体设计方案 | 第29-31页 |
| ·技术要求 | 第29页 |
| ·边界扫描测试平台的设计思想 | 第29-30页 |
| ·基于SOPC 的边界扫描测试硬件总体结构 | 第30-31页 |
| ·基于Avalon 总线的边界扫描测试IP 核模块设计 | 第31-42页 |
| ·IP 核总体结构设计 | 第31-32页 |
| ·寄存器及总线读写模块 | 第32-33页 |
| ·主控逻辑模块 | 第33-36页 |
| ·TMS 生成模块 | 第36-37页 |
| ·TDI 与TDO 生成模块 | 第37-39页 |
| ·总体实现及验证 | 第39-42页 |
| ·Avalon 从外设LCD 液晶模块驱动设计 | 第42-46页 |
| ·LCD 液晶模块驱动设计方案选择 | 第42-43页 |
| ·LCD 显示底层驱动设计 | 第43-46页 |
| 第四章 系统软件设计 | 第46-55页 |
| ·系统软件开发流程 | 第46-47页 |
| ·控制流程设计 | 第47-49页 |
| ·测试算法设计 | 第49-55页 |
| ·开路测试算法 | 第49-51页 |
| ·短路测试算法 | 第51-53页 |
| ·显示程序设计的相关处理 | 第53-55页 |
| 第五章 测试系统验证 | 第55-64页 |
| ·测试系统构成与测试流程 | 第55-57页 |
| ·测试系统的构成 | 第55-56页 |
| ·测试流程 | 第56-57页 |
| ·测试系统验证过程 | 第57-64页 |
| ·器件识别测试 | 第58-59页 |
| ·开路测试 | 第59-61页 |
| ·短路测试 | 第61-63页 |
| ·功能测试 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69-70页 |
| 攻读硕士学位期间的研究成果 | 第70-71页 |
