| 第一章 绪论 | 第1-16页 |
| 1．1 概述 | 第9-10页 |
| 1．2 磁敏传感器的种类 | 第10-13页 |
| 1．3 半导体磁敏传感器的发展方向 | 第13-15页 |
| 1．4 研究工作和论文结构安排 | 第15-16页 |
| 第二章 集成半导体霍尔器件 | 第16-31页 |
| 2．1 霍尔器件(Hall Devices) | 第16-22页 |
| 2．1．1 设计集成霍尔器件需要考虑的问题 | 第17-19页 |
| 2．1．2 半导体集成霍尔器件的性能 | 第19-22页 |
| 2．2 几何修正因子(Geometric Correction Factor) | 第22-25页 |
| 2．2．1 霍尔板G表达式的推导 | 第23-24页 |
| 2．2．2 霍尔板G值的实验结果 | 第24-25页 |
| 2．3 MOSFET磁敏传感器 | 第25-29页 |
| 2．3．1 MOSFET型霍尔传感器(MOSFET Hall Sensor) | 第25-28页 |
| 2．3．2 分裂漏MOSFET磁敏传感器(MAGFET) | 第28-29页 |
| 2．4 本章小结 | 第29-31页 |
| 第三章 扇形分裂漏MOSFET磁敏传感器 | 第31-47页 |
| 3．1 矩形分裂漏MOSFET磁敏传感器 | 第31-38页 |
| 3．1．1 矩形MAGFET内部电流分析 | 第31-33页 |
| 3．1．2 矩形MAGFET的灵敏度 | 第33-34页 |
| 3．1．3 矩形MAGFET的几何修正因子 | 第34-36页 |
| 3．1．4 矩形MAGFET的几何参数对灵敏度的影响 | 第36-38页 |
| 3．2 扇形分裂漏MOSFET磁敏传感器 | 第38-42页 |
| 3．2．1 扇形MAGFET结构 | 第38-39页 |
| 3．2．2 扇形MAGFET内部电流分析 | 第39页 |
| 3．2．3 扇形MAGFET灵敏度模型 | 第39-42页 |
| 3．3 噪声对MAGFET的影响 | 第42-45页 |
| 3．3．1 MAGFET设计中低噪声的考虑 | 第43-44页 |
| 3．3．2 MAGFET设计中信噪比的考虑 | 第44-45页 |
| 3．4 多晶硅覆盖和分裂漏宽度对MAGFET灵敏度的影响 | 第45-46页 |
| 3．5 本章小结 | 第46-47页 |
| 第四章 扇形MAGFET磁敏传感器的测试分析 | 第47-56页 |
| 4．1 分裂漏MOSFET磁敏传感器的研制 | 第47-49页 |
| 4．2 芯片的测试及分析 | 第49-54页 |
| 4．2．1 扇形MAGFET的开启电压 | 第49-50页 |
| 4．2．2 扇形MAGFET的输出特性曲线 | 第50-51页 |
| 4．2．3 扇形MAGFET的灵敏度 | 第51-52页 |
| 4．2．4 扇形MAGFET栅压对灵敏度的影响 | 第52页 |
| 4．2．5 扇形MAGFET电流灵敏度模型验证与分析 | 第52-54页 |
| 4．3 扇形MAGFET与矩形MAGFET的灵敏度比较 | 第54-55页 |
| 4．4 本章小结 | 第55-56页 |
| 第五章 磁敏线阵列传感器集成电路芯片的设计 | 第56-84页 |
| 5．1 磁敏线阵列传感器集成电路芯片的系统结构 | 第56-57页 |
| 5．2 芯片子电路结构和工作原理 | 第57-66页 |
| 5．2．1 磁信号预处理电路 | 第57-59页 |
| 5．2．2 相关二次采样电路 | 第59-63页 |
| 5．2．3 数字信号产生电路 | 第63-64页 |
| 5．2．4 动态范围自动调整电路的设计和实现 | 第64-66页 |
| 5．3 CMOS工艺中的MOSFET开关 | 第66-71页 |
| 5．3．1 沟道电荷注入效应(Channel Charge Injection) | 第67-68页 |
| 5．3．2 时钟馈通效应(Clock Feedthrough) | 第68页 |
| 5．3．3 减小电荷注入与时钟馈通效应的措施 | 第68-69页 |
| 5．3．4 电路设计中的MOSFET开关模拟仿真 | 第69-71页 |
| 5．4 信号处理电路系统器件参数确定和功能模拟 | 第71-73页 |
| 5．5 磁敏线阵列传感器集成电路芯片的版图设计 | 第73-82页 |
| 5．5．1 芯片整体布局设计 | 第73-75页 |
| 5．5．2 芯片中的串扰问题 | 第75-76页 |
| 5．5．3 版图设计消除芯片中噪声的方法 | 第76-78页 |
| 5．5．4 预处理电路和采样电路版图设计的考虑 | 第78-80页 |
| 5．5．5 数字信号产生电路版图设计的考虑 | 第80-81页 |
| 5．5．6 模拟电源线和地线、输入输出PAD版图设计的考虑 | 第81-82页 |
| 5．6 本章小结 | 第82-84页 |
| 第六章 磁敏线阵列传感器集成电路芯片的封装测试 | 第84-95页 |
| 6．1 芯片的封装 | 第84-86页 |
| 6．2 芯片的测试分析 | 第86-94页 |
| 6．2．1 数字电路模块的测试分析 | 第87-88页 |
| 6．2．2 模拟电路模块的输入信号测试分析 | 第88-90页 |
| 6．2．3 两种工作模式的测试分析 | 第90-92页 |
| 6．2．4 动态范围调整的测试分析 | 第92-93页 |
| 6．2．5 电路灵敏度的测试分析 | 第93-94页 |
| 6．3 本章小结 | 第94-95页 |
| 第七章 论文总结与展望 | 第95-98页 |
| 7．1 论文总结 | 第95-96页 |
| 7．1．1 扇形分裂漏MOSFET磁敏传感器的研究总结 | 第95-96页 |
| 7．1．2 磁敏线阵列传感器集成电路的研究总结 | 第96页 |
| 7．2 对今后研究工作的展望 | 第96-98页 |
| 参考文献 | 第98-102页 |
| 论文发表情况 | 第102-103页 |
| 致谢 | 第103页 |
