| 摘要 | 第1-7页 |
| Abstract | 第7-17页 |
| 第1章 绪论 | 第17-31页 |
| ·并行计算和多核处理器 | 第17-26页 |
| ·概述 | 第17-18页 |
| ·并行计算机体系结构 | 第18-19页 |
| ·多核处理器体系结构 | 第19-21页 |
| ·并行程序设计模型 | 第21-23页 |
| ·并行计算机存储结构模型 | 第23-26页 |
| ·用多核处理器构建大规模并行计算机 | 第26-27页 |
| ·研究内容及思路 | 第27-28页 |
| ·文献资源 | 第28-29页 |
| ·本文组织结构 | 第29-31页 |
| 第2章 高速缓存一致性 | 第31-53页 |
| ·Cache一致性问题 | 第31-42页 |
| ·侦听技术 | 第33-35页 |
| ·目录技术 | 第35-38页 |
| ·令牌技术 | 第38-39页 |
| ·MOSI协议 | 第39-41页 |
| ·MOESI协议 | 第41-42页 |
| ·一致性协议优化 | 第42-46页 |
| ·硬件优化 | 第43-44页 |
| ·软件优化 | 第44页 |
| ·软硬结合优化 | 第44-46页 |
| ·多核处理器(CMP)及Cache一致性 | 第46-51页 |
| ·在多核处理器中实现Cache一致性 | 第46-47页 |
| ·互连技术的影响 | 第47-51页 |
| ·小结 | 第51-53页 |
| 第3章 多核处理器Cache一致性及其包含与不包含 | 第53-81页 |
| ·由多核处理器构建共享存储的并行系统(M-CMP) | 第53-56页 |
| ·层次化高速缓存一致性协议 | 第53-54页 |
| ·写无效和写更新 | 第54-56页 |
| ·在M-CMP系统中实现Cache一致性 | 第56-61页 |
| ·令牌技术 | 第57-58页 |
| ·目录技术 | 第58-61页 |
| ·基于不包含策略的Cache一致性协议 | 第61-68页 |
| ·片内高速缓存的包含(inclusive)性 | 第62页 |
| ·协议实现 | 第62-65页 |
| ·Cache块的分配与替换策略 | 第65-66页 |
| ·实验 | 第66-68页 |
| ·多核处理器中的包含与不包含 | 第68-78页 |
| ·单核处理器中的包含与不包含 | 第68-70页 |
| ·维护包含性 | 第70-72页 |
| ·多核处理器中的非真包含 | 第72-74页 |
| ·多核处理器中的不包含 | 第74-75页 |
| ·实验及分析 | 第75-78页 |
| ·小结 | 第78-81页 |
| 第4章 多核处理器片上高速缓存系统性能研究 | 第81-93页 |
| ·研究背景 | 第81-83页 |
| ·龙芯3号处理器 | 第81-82页 |
| ·龙芯3号片上L2 Cache | 第82-83页 |
| ·龙芯3号L2 Cache负载行为评测 | 第83-88页 |
| ·评测方法 | 第83-84页 |
| ·负载行为评测 | 第84-88页 |
| ·龙芯3号L2 Cache设计空间探索 | 第88-91页 |
| ·共享和私有L2 Cache | 第88-89页 |
| ·L2 Cache容量 | 第89-90页 |
| ·L2 Cache体的不平衡访问 | 第90-91页 |
| ·小结 | 第91-93页 |
| 第5章 高性能计算机互连技术研究 | 第93-107页 |
| ·背景 | 第93-94页 |
| ·MPU互连结构 | 第94-99页 |
| ·数学模型 | 第94-95页 |
| ·设计实现 | 第95-96页 |
| ·路由算法 | 第96-97页 |
| ·对网络性能的理论分析 | 第97-99页 |
| ·对MPU的并行仿真 | 第99-104页 |
| ·模拟器架构 | 第100-101页 |
| ·建立拓扑 | 第101-102页 |
| ·对MPICH2的修改 | 第102-104页 |
| ·仿真结果 | 第104页 |
| ·小结 | 第104-107页 |
| 第6章 KD-50-I万亿次计算机系统结构技术 | 第107-139页 |
| ·KD-50-I万亿次计算机介绍 | 第107-109页 |
| ·研究背景 | 第107-108页 |
| ·技术路线 | 第108-109页 |
| ·体系结构简介 | 第109页 |
| ·KD-50-I万亿次计算机系统结构 | 第109-112页 |
| ·总体结构 | 第109-111页 |
| ·计算结点 | 第111页 |
| ·处理单元 | 第111-112页 |
| ·交换底板 | 第112页 |
| ·KD-50-I万亿次计算机网络启动技术 | 第112-118页 |
| ·RTL8169芯片 | 第113-114页 |
| ·RTL8169收发原理 | 第114-115页 |
| ·PMON中RTL8169驱动程序源代码研究 | 第115-117页 |
| ·网络启动 | 第117-118页 |
| ·文件系统及系统软件 | 第118-120页 |
| ·文件系统 | 第118-119页 |
| ·精简操作系统 | 第119页 |
| ·编译/并行运行环境 | 第119-120页 |
| ·数学库 | 第120页 |
| ·资源管理和作业调度 | 第120页 |
| ·通信协议分析和优化 | 第120-124页 |
| ·点对点通信 | 第120-121页 |
| ·网卡参数调整 | 第121页 |
| ·任务卸载(TASK OFFLOAD) | 第121页 |
| ·全局通信路径优化算法 | 第121-124页 |
| ·通信性能 | 第124-126页 |
| ·点对点通信 | 第124-125页 |
| ·全局通信 | 第125-126页 |
| ·扫描电子显微成像计算程序在KD-50-I上的应用及优化 | 第126-137页 |
| ·扫描电子显微镜的工作原理 | 第126-128页 |
| ·Monte Carlo方法及其应用 | 第128-129页 |
| ·扫描电子显微成像模拟 | 第129-130页 |
| ·消息传递接口(MPI) | 第130-132页 |
| ·并行化成像模拟实现 | 第132-134页 |
| ·性能优化 | 第134-137页 |
| ·小结 | 第137-139页 |
| 第7章 结束语 | 第139-144页 |
| ·本文主要工作 | 第139-141页 |
| ·本文主要贡献和创新点 | 第141-142页 |
| ·进一步工作 | 第142-144页 |
| 参考文献 | 第144-159页 |
| 致谢 | 第159-161页 |
| 攻读学位期间发表和录用的论文 | 第161-162页 |
| 攻读学位期间参与的科研项目 | 第162页 |
