面向移动基带SOC的电源完整性设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题研究背景 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 论文的主要工作及章节内容 | 第18-20页 |
| 第二章 电源完整性设计理论 | 第20-46页 |
| 2.1 电源完整性及影响因素 | 第20-23页 |
| 2.1.1 电源完整性 | 第20-21页 |
| 2.1.2 电源完整性降低的原因 | 第21-22页 |
| 2.1.3 影响电源完整性噪声的来源 | 第22-23页 |
| 2.2 电源配送网络的构成 | 第23-31页 |
| 2.2.1 电压调节模块 | 第23-25页 |
| 2.2.2 去耦电容 | 第25-29页 |
| 2.2.3 印制电路板的平面 | 第29-30页 |
| 2.2.4 片内电源配送网络 | 第30-31页 |
| 2.3 电源完整性的设计方法 | 第31-38页 |
| 2.3.1 目标阻抗设计方法 | 第31-33页 |
| 2.3.2 电源供电模块设计 | 第33页 |
| 2.3.3 电源平面走线设计 | 第33-34页 |
| 2.3.4 电源内层平面的设计 | 第34-36页 |
| 2.3.5 去耦电容的摆放 | 第36-38页 |
| 2.4 S参数 | 第38-44页 |
| 2.5 小结 | 第44-46页 |
| 第三章 基带PDN网络阻抗扫描 | 第46-60页 |
| 3.1 基带电源网络的构成 | 第46-48页 |
| 3.1.1 基带芯片子模块介绍 | 第46-47页 |
| 3.1.2 基带芯片子模块电源 | 第47页 |
| 3.1.3 基带芯片PMU介绍 | 第47-48页 |
| 3.2 电源完整性仿真软件环境配置 | 第48-50页 |
| 3.2.1 ANSYSSIwave | 第48-49页 |
| 3.2.2 RL-PDNExtractor | 第49页 |
| 3.2.3 IDEMWorks | 第49-50页 |
| 3.2.4 HSPICE电路仿真软件 | 第50页 |
| 3.3 基带PCB板S参数提取 | 第50-54页 |
| 3.4 PCB板提取端口阻抗 | 第54-55页 |
| 3.5 PDN阻抗优化改进方法 | 第55-57页 |
| 3.6 PDN阻抗扫描结果分析 | 第57-59页 |
| 3.7 小结 | 第59-60页 |
| 第四章 基带芯片电源完整性时域仿真 | 第60-74页 |
| 4.1 电源完整性时域仿真流程 | 第60-67页 |
| 4.1.1 电路S参数提取与电路建模 | 第60-62页 |
| 4.1.2 HSPICE电流模型提取 | 第62-65页 |
| 4.1.3 HSPICE电源完整性时域仿真 | 第65-67页 |
| 4.2 时域仿真结果分析 | 第67-72页 |
| 4.3 小结 | 第72-74页 |
| 第五章 总结和展望 | 第74-76页 |
| 5.1 研究结论 | 第74-75页 |
| 5.2 研究展望 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
