| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题背景与意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-14页 |
| 1.2.1 PAA国内外研究现状 | 第10-13页 |
| 1.2.2 PUF国内外研究现状 | 第13-14页 |
| 1.3 论文研究内容及设计指标 | 第14-15页 |
| 1.3.1 论文研究内容 | 第14-15页 |
| 1.3.2 设计指标 | 第15页 |
| 1.4 本文组织结构 | 第15-16页 |
| 第二章 PAA和PUF的理论基础及分析 | 第16-28页 |
| 2.1 PAA的理论基础及分析 | 第16-21页 |
| 2.1.1 CMOS电路功耗特性 | 第16-18页 |
| 2.1.2 功耗轨迹的统计特性 | 第18-20页 |
| 2.1.3 PAA常见统计分析模型 | 第20-21页 |
| 2.2 PAA攻击与防护分析 | 第21-26页 |
| 2.2.1 PAA常见攻击方式 | 第21-24页 |
| 2.2.2 PAA防护原理及技术 | 第24-26页 |
| 2.3 PUF基本原理及分析 | 第26-27页 |
| 2.3.1 PUF分类方式及分析 | 第26-27页 |
| 2.3.2 基于PUF的TRNG | 第27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 基于PUF的抗PAA密码电路的算法设计 | 第28-42页 |
| 3.1 抗PAA密码电路算法设计 | 第28-35页 |
| 3.1.1 置换表掩码方案 | 第29-32页 |
| 3.1.2 置换表掩码方案的泄露分析 | 第32-33页 |
| 3.1.3 改进型的置换表掩码方案 | 第33-35页 |
| 3.1.4 随机数要求及分析 | 第35页 |
| 3.2 基于Latch PUF的TRNG设计 | 第35-40页 |
| 3.2.1 Latch PUF产生随机数的原理 | 第36-37页 |
| 3.2.2 基于Latch PUF的TRNG的结构分析 | 第37-38页 |
| 3.2.3 基于Latch PUF的TRNG中竞争冒险问题 | 第38-39页 |
| 3.2.4 基于Latch PUF的TRNG中熵收集模块的改进 | 第39-40页 |
| 3.3 本章小结 | 第40-42页 |
| 第四章 基于PUF的抗PAA密码电路硬件实现与功能验证 | 第42-56页 |
| 4.1 架构设计 | 第42-43页 |
| 4.2 改进型置换表掩码AES的RTL设计 | 第43-46页 |
| 4.2.1 模块划分及工作流程 | 第43-44页 |
| 4.2.2 随机化字节替换模块 | 第44-45页 |
| 4.2.3 置换表生成模块 | 第45-46页 |
| 4.3 基于Latch PUF的TRNG的布局设计 | 第46-49页 |
| 4.3.1 Latch PUF单元布局设计 | 第47-48页 |
| 4.3.2 外围模块设计 | 第48页 |
| 4.3.3 熵收集模块设计 | 第48-49页 |
| 4.4 资源占用 | 第49-50页 |
| 4.5 改进型置换表掩码AES功能验证 | 第50-52页 |
| 4.5.1 随机化字节替换模块仿真 | 第50页 |
| 4.5.2 置换表生成模块仿真 | 第50-51页 |
| 4.5.3 加密功能仿真 | 第51-52页 |
| 4.6 基于Latch PUF的TRNG功能验证 | 第52-53页 |
| 4.7 本章小结 | 第53-56页 |
| 第五章 基于PUF的抗PAA密码电路的安全性验证 | 第56-68页 |
| 5.1 随机数测试及分析 | 第56-59页 |
| 5.1.1 NIST测试及其分析 | 第56-57页 |
| 5.1.2 测试结果及分析 | 第57-59页 |
| 5.2 抗攻击测试及分析 | 第59-65页 |
| 5.2.1 抗攻击测试平台搭建及分析 | 第60-61页 |
| 5.2.2 未防护DES和AES的抗攻击测试 | 第61-63页 |
| 5.2.3 基于置换表的抗PAA密码电路测试结果及分析 | 第63-65页 |
| 5.3 安全性讨论 | 第65页 |
| 5.4 本章小结 | 第65-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 硕士期间取得成果 | 第76页 |
