基于UVM的LPDDR4控制器的验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景和意义 | 第15页 |
| 1.2 芯片验证的发展和现状 | 第15-16页 |
| 1.3 论文内容和章节安排 | 第16-19页 |
| 第二章 低功耗内存技术 | 第19-27页 |
| 2.1 LPDDRSDRAM存储器的发展 | 第19-20页 |
| 2.2 LPDDR4第四代低功耗内存 | 第20-26页 |
| 2.2.1 LPDDR4的结构 | 第20-22页 |
| 2.2.2 LPDDR4功能概述 | 第22-24页 |
| 2.2.3 LPDDR4的初始化 | 第24-25页 |
| 2.2.4 LPDDR4的数据访问 | 第25页 |
| 2.2.5 LPDDR4的省电机制 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 LPDDR4内存控制器 | 第27-35页 |
| 3.1 内存控制器的架构 | 第27-28页 |
| 3.2 内存控制器时钟树 | 第28-29页 |
| 3.3 内存控制器的复位 | 第29-30页 |
| 3.4 功耗管理 | 第30-31页 |
| 3.5 动态频率切换 | 第31-33页 |
| 3.6 本章小结 | 第33-35页 |
| 第四章 LPDDR4内存控制器的功能验证 | 第35-75页 |
| 4.1 UVM验证方法学 | 第35-37页 |
| 4.1.1 UVM简介 | 第35页 |
| 4.1.2 UVM验证平台 | 第35-36页 |
| 4.1.3 UVM的重要机制 | 第36-37页 |
| 4.2 验证计划 | 第37-39页 |
| 4.2.1 验证流程 | 第37-39页 |
| 4.2.2 验证计划 | 第39页 |
| 4.3 搭建验证平台 | 第39-47页 |
| 4.3.1 验证平台的框架设计 | 第39-41页 |
| 4.3.2 验证平台的组件实现 | 第41-46页 |
| 4.3.3 验证平台的运行机制 | 第46-47页 |
| 4.4 LPDDR4内存控制器的功能验证 | 第47-66页 |
| 4.4.1 提炼验证功能点 | 第47-51页 |
| 4.4.2 创建测试用例 | 第51-66页 |
| 4.5 仿真与debug | 第66-67页 |
| 4.6 代码覆盖率 | 第67-71页 |
| 4.6.1 代码覆盖率简介 | 第67页 |
| 4.6.2 代码覆盖率数据收集 | 第67-68页 |
| 4.6.3 代码覆盖率分析与提高 | 第68-71页 |
| 4.7 功能覆盖率 | 第71-73页 |
| 4.7.1 功能覆盖率简介 | 第71页 |
| 4.7.2 功能覆盖率信息收集 | 第71-72页 |
| 4.7.3 功能覆盖率分析与提高 | 第72-73页 |
| 4.8 本章小结 | 第73-75页 |
| 第五章 提升验证完备性的探索 | 第75-87页 |
| 5.1 握手机制验证 | 第75-76页 |
| 5.2 基于断言的时序验证 | 第76-78页 |
| 5.3 数据正确性的实时检查 | 第78-80页 |
| 5.4 随机测试 | 第80-83页 |
| 5.5 传输性能验证 | 第83-86页 |
| 5.6 本章小结 | 第86-87页 |
| 第六章 总结与展望 | 第87-89页 |
| 6.1 总结 | 第87-88页 |
| 6.2 展望 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93-95页 |
| 作者简介 | 第95-96页 |
