| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 槽型功率器件的研究背景与意义 | 第11-12页 |
| 1.2 国内外发展现状与趋势 | 第12-16页 |
| 1.3 论文内容及安排 | 第16-18页 |
| 第二章 LDMOS器件的耐压模型与耐压理论 | 第18-27页 |
| 2.1 高压SOI LDMOS器件结构的耐压模型 | 第18-22页 |
| 2.2 耐压理论 | 第22-26页 |
| 2.2.1 RESURF技术 | 第22页 |
| 2.2.2 场板技术 | 第22-24页 |
| 2.2.3 槽栅技术 | 第24-25页 |
| 2.2.4 高K材料简介 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 BDT SOI TLDMOS新结构的研究 | 第27-44页 |
| 3.1 BDT SOI TLDMOS器件结构与机理 | 第27-30页 |
| 3.1.1 BDT SOI TLDMOS器件结构特点 | 第27-29页 |
| 3.1.2 体耗尽场板感应电荷自适应平衡机制 | 第29页 |
| 3.1.3 BDT SOI TLDMOS结构耐压机理 | 第29-30页 |
| 3.2 BDT SOI TLDMOS结构击穿电压与比导通电阻特性 | 第30-34页 |
| 3.3 BDT SOI TLDMOS结构参数对器件特性的影响 | 第34-38页 |
| 3.3.1 漂移区浓度N_d对BDT SOI TLDMOS的影响 | 第34-35页 |
| 3.3.2 体耗尽场板对BDT SOI TLDMOS的影响 | 第35-36页 |
| 3.3.3 介质槽尺寸对BDT SOI TLDMOS的影响 | 第36-38页 |
| 3.4 BDT SOI TLDMOS结构工艺设计方案 | 第38-42页 |
| 3.5 BDT SOI TLDMOS器件版图的设计 | 第42页 |
| 3.6 本章小结 | 第42-44页 |
| 第四章 HKLR LDMOS新结构的研究 | 第44-58页 |
| 4.1 HKLR LDMOS器件结构与工作机理 | 第44-47页 |
| 4.1.1 HKLR LDMOS器件结构特点 | 第44-45页 |
| 4.1.2 高K介质槽极化电荷自适应平衡机制 | 第45-46页 |
| 4.1.3 HKLR LDMOS结构耐压机理 | 第46-47页 |
| 4.2 HKLR LDMOS结构击穿电压与比导通电阻特性 | 第47-51页 |
| 4.3 HKLR LDMOS结构参数优化 | 第51-55页 |
| 4.3.1 漂移区浓度N_d对HKLR LDMOS的影响 | 第51-53页 |
| 4.3.2 高K介质槽参数对HKLR LDMOS的影响 | 第53-54页 |
| 4.3.3 N+层浓度对HKLR LDMOS的影响 | 第54页 |
| 4.3.4 槽栅结构参数优化 | 第54-55页 |
| 4.4 HKLR LDMOS结构工艺流程设计方案 | 第55-57页 |
| 4.5 HKLR LDMOS结构版图设计 | 第57页 |
| 4.6 本章小结 | 第57-58页 |
| 结论 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-65页 |
| 附录A (攻读学位期间发表的论文) | 第65页 |
