基于DA算法的高速FIR滤波器设计及其FPGA实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-17页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 数字滤波器的实现方式 | 第11-12页 |
| 1.2.2 高速FIR滤波器的研究动态 | 第12-15页 |
| 1.3 本文研究内容及章节安排 | 第15-17页 |
| 2 FIR滤波器的理论基础及设计方法 | 第17-27页 |
| 2.1 FIR滤波器的基本原理 | 第17页 |
| 2.2 FIR滤波器的实现结构 | 第17-22页 |
| 2.3 FIR滤波器系数设计方法 | 第22-26页 |
| 2.3.1 窗函数设计法 | 第22-24页 |
| 2.3.2 频率取样设计法 | 第24-25页 |
| 2.3.3 最优设计法 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 3 基于DA算法的FIR滤波器设计与优化 | 第27-41页 |
| 3.1 DA算法原理 | 第27-28页 |
| 3.2 分布式结构的FIR滤波器 | 第28-32页 |
| 3.2.1 串行分布式结构 | 第29-30页 |
| 3.2.2 并行分布式结构 | 第30-31页 |
| 3.2.3 串并结合型分布式结构 | 第31-32页 |
| 3.3 DA算法的改进结构 | 第32-36页 |
| 3.3.1 分割查找表串行分布式结构 | 第32-33页 |
| 3.3.2 分割查找表并行分布式结构 | 第33-35页 |
| 3.3.3 分割查找表串并结合型分布式结构 | 第35-36页 |
| 3.4 加法器的设计 | 第36-40页 |
| 3.4.1 常用加法器 | 第36-39页 |
| 3.4.2 Wallace树加法器 | 第39-40页 |
| 3.4.3 流水分级加法器 | 第40页 |
| 3.5 本章小结 | 第40-41页 |
| 4 高速FIR滤波器的设计与实现 | 第41-59页 |
| 4.1 高速FIR滤波器的设计流程 | 第41-42页 |
| 4.2 高速FIR滤波器软件设计 | 第42-46页 |
| 4.2.1 系数提取 | 第42-44页 |
| 4.2.2 系数量化处理 | 第44-46页 |
| 4.3 高速FIR滤波器硬件实现 | 第46-57页 |
| 4.3.1 输入数据延时单元 | 第47-48页 |
| 4.3.2 对称数据预相加单元 | 第48-49页 |
| 4.3.3 串并转换单元 | 第49-51页 |
| 4.3.4 分割查找表单元 | 第51-52页 |
| 4.3.5 并行累加输出单元 | 第52-54页 |
| 4.3.6 时序控制单元 | 第54-55页 |
| 4.3.7 并行分布式结构顶层设计与综合 | 第55-57页 |
| 4.4 本章小结 | 第57-59页 |
| 5 高速FIR滤波器性能测试与结果验证 | 第59-66页 |
| 5.1 搭建滤波器测试平台 | 第59-60页 |
| 5.2 实验结果分析 | 第60-65页 |
| 5.2.1 滤波器性能比较 | 第60-63页 |
| 5.2.2 误差与频谱分析 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 6 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66-67页 |
| 6.2 展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第72-73页 |
| 致谢 | 第73-74页 |
