| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第15-21页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 研究现状 | 第16-18页 |
| 1.2.1 硬件加速平台 | 第16-17页 |
| 1.2.2 国内外研究现状 | 第17-18页 |
| 1.3 本文主要工作 | 第18-19页 |
| 1.4 论文组织安排 | 第19-21页 |
| 第2章 相关技术基础 | 第21-35页 |
| 2.1 人工神经网络 | 第21-25页 |
| 2.1.1 拓扑结构 | 第21-23页 |
| 2.1.2 激活函数 | 第23-24页 |
| 2.1.3 前向传播和反向传播 | 第24-25页 |
| 2.2 递归神经网络 | 第25-29页 |
| 2.2.1 基本概念 | 第25-26页 |
| 2.2.2 长期依赖问题 | 第26-27页 |
| 2.2.3 LSTM的结构 | 第27-28页 |
| 2.2.4 LSTM网络的前向计算流程 | 第28-29页 |
| 2.3 神经网络参数的压缩 | 第29-31页 |
| 2.4 FPGA相关介绍 | 第31-34页 |
| 2.4.1 FPGA硬件加速技术 | 第31-33页 |
| 2.4.2 开发工具 | 第33-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第3章 算法分析以及系统架构设计 | 第35-45页 |
| 3.1 LSTM预测算法分析 | 第35-39页 |
| 3.1.1 矩阵向量乘法 | 第35-37页 |
| 3.1.2 Element-wise计算 | 第37页 |
| 3.1.3 激活函数 | 第37-38页 |
| 3.1.4 计算密集度分析 | 第38页 |
| 3.1.5 存储需求分析 | 第38-39页 |
| 3.2 LSTM神经网络参数的压缩 | 第39-42页 |
| 3.2.1 剪枝和重训练的实现 | 第39-41页 |
| 3.2.2 均匀剪枝 | 第41-42页 |
| 3.3 整体实现架构 | 第42-43页 |
| 3.4 本章小结 | 第43-45页 |
| 第4章 硬件模块设计 | 第45-61页 |
| 4.1 矩阵-向量乘法模块 | 第45-56页 |
| 4.1.1 矩阵-向量运算的优化技术 | 第45-48页 |
| 4.1.2 单DMA模式矩阵-向量运算模块 | 第48-50页 |
| 4.1.3 双DMA矩阵-向量运算模块 | 第50-53页 |
| 4.1.4 单DMA模式稀疏矩阵-向量运算模块 | 第53-56页 |
| 4.2 Element-wise模块 | 第56-57页 |
| 4.3 激活函数模块 | 第57-59页 |
| 4.4 IP核互连设计 | 第59页 |
| 4.5 本章小结 | 第59-61页 |
| 第5章 基于FPGA的LSTM加速器实验分析 | 第61-73页 |
| 5.1 实验方案设计 | 第61-64页 |
| 5.1.1 实验环境 | 第61-62页 |
| 5.1.2 实验内容与评估标准 | 第62-64页 |
| 5.2 实验结果与分析 | 第64-71页 |
| 5.2.1 剪枝对神经网络精度的影响 | 第64-65页 |
| 5.2.2 单DMA的LSTM神经网络加速器测试 | 第65-68页 |
| 5.2.3 双DMA神经网络加速器和稀疏网络加速器测试 | 第68-71页 |
| 5.3 本章小结 | 第71-73页 |
| 第6章 工作总结与未来展望 | 第73-77页 |
| 6.1 工作总结 | 第73-74页 |
| 6.2 未来展望 | 第74-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-82页 |
| 在读期间发表的学术论文与取得的研究成果 | 第82页 |