高性能通信数据收发处理板卡的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究背景与意义 | 第9-10页 |
| 1.2 作者之前的相关工作 | 第10页 |
| 1.3 本课题的研究内容 | 第10-11页 |
| 1.4 论文主要专业术语解释 | 第11-12页 |
| 1.5 本论文的结构安排 | 第12-15页 |
| 第二章 板卡需求分析与总体设计 | 第15-27页 |
| 2.1 通信测试仪表系统结构分析 | 第15页 |
| 2.2 板卡总体需求性能分析 | 第15-16页 |
| 2.3 板卡概要设计分析 | 第16-17页 |
| 2.4 主要芯片选型和配置 | 第17-24页 |
| 2.4.1 板卡FPGA选型 | 第17-20页 |
| 2.4.2 板卡FPGA配置 | 第20-23页 |
| 2.4.3 板卡PCle Switch选型 | 第23-24页 |
| 2.4.4 板卡PCle Switch配置 | 第24页 |
| 2.5 本章小结 | 第24-27页 |
| 第三章 板卡原理图设计 | 第27-57页 |
| 3.1 板卡内部数据链路模块设计 | 第28-29页 |
| 3.1.1 PCle链路设计 | 第28-29页 |
| 3.1.2 控制链路设计 | 第29页 |
| 3.2 接口模块设计 | 第29-36页 |
| 3.2.1 COME模块接口设计 | 第29-36页 |
| 3.2.2 射频模块和背板接口设计 | 第36页 |
| 3.3 电源模块设计 | 第36-46页 |
| 3.3.1 板卡电源方案设计 | 第36-40页 |
| 3.3.2 主要电源芯片配置设计 | 第40-46页 |
| 3.4 时钟模块设计 | 第46-52页 |
| 3.4.1 板卡时钟方案设计 | 第47-48页 |
| 3.4.2 主要时钟芯片配置设计 | 第48-52页 |
| 3.5 复位模块设计 | 第52-53页 |
| 3.6 数据存储模块设计 | 第53-55页 |
| 3.7 本章小结 | 第55-57页 |
| 第四章 板卡PCB设计 | 第57-69页 |
| 4.1 高速PCB设计基础与板卡基材选择 | 第57-58页 |
| 4.2 叠层结构设计 | 第58-59页 |
| 4.3 元件布局设计 | 第59-61页 |
| 4.4 布线设计 | 第61-65页 |
| 4.4.1 板卡阻抗设计 | 第61-63页 |
| 4.4.2 数字电路走线设计 | 第63-65页 |
| 4.4.3 模拟电路走线设计 | 第65页 |
| 4.5 电源平面分割设计 | 第65-66页 |
| 4.6 板卡设计实物图 | 第66-67页 |
| 4.7 本章小结 | 第67-69页 |
| 第五章 板卡调试 | 第69-79页 |
| 5.1 板卡主要模块调试 | 第69-73页 |
| 5.1.1 板卡电源模块调试 | 第70-71页 |
| 5.1.2 板卡时钟模块调试 | 第71-73页 |
| 5.2 高速接口电路调试 | 第73-78页 |
| 5.2.1 PCle接口调试 | 第73-74页 |
| 5.2.2 AIF接口调试 | 第74-75页 |
| 5.2.3 DDR3接口调试 | 第75页 |
| 5.2.4 SGMII接口调试 | 第75-76页 |
| 5.2.5 USB接口调试 | 第76-78页 |
| 5.3 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-85页 |
| 作者攻读硕士学位期间发表的学术论文目录 | 第85页 |
