宽带数字信道化接收机技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究的背景和意义 | 第9-10页 |
| 1.2 宽带数字信道化接收机的国内外发展现状 | 第10-12页 |
| 1.3 本文的研究工作和内容安排 | 第12-13页 |
| 第2章 宽带数字信道化接收机的理论研究 | 第13-32页 |
| 2.1 信道化结构理论研究 | 第13-21页 |
| 2.1.1 基础理论 | 第14-15页 |
| 2.1.2 基本滤波器组结构 | 第15-18页 |
| 2.1.3 多相滤波器组结构 | 第18-21页 |
| 2.2 滤波器组设计原则 | 第21-27页 |
| 2.2.1 过渡带宽选择 | 第21-23页 |
| 2.2.2 抽取系数确定 | 第23-27页 |
| 2.3 信道化后续处理算法 | 第27-31页 |
| 2.3.1 CORDIC 算法原理 | 第27-30页 |
| 2.3.2 IFM 和信道仲裁 | 第30-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 数字多相信道化理论仿真与改进 | 第32-48页 |
| 3.1 模型建立与仿真 | 第32-39页 |
| 3.1.1 滤波器仿真 | 第32-34页 |
| 3.1.2 信道化接收机理论仿真及分析 | 第34-39页 |
| 3.2 单比特思想 | 第39-41页 |
| 3.3 高频率分辨率改进 | 第41-47页 |
| 3.3.1 重叠 DFT 算法 | 第41-43页 |
| 3.3.2 单组 DFT 运算点数选择 | 第43-45页 |
| 3.3.3 改进方法仿真 | 第45-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第4章 信道化模块的仿真 | 第48-69页 |
| 4.1 系统设计 | 第48-50页 |
| 4.2 TOA 和脉冲宽度检测 | 第50-51页 |
| 4.3 滤波器组的 FPGA 实现 | 第51-55页 |
| 4.3.1 前端数据处理 | 第51-52页 |
| 4.3.2 多相滤波模块实现 | 第52-55页 |
| 4.4 IDFT 的 FPGA 实现 | 第55-59页 |
| 4.4.1 IP 核中 FFT 的实现 | 第55-57页 |
| 4.4.2 直接 IDFT 模块的改进 | 第57-59页 |
| 4.5 CORDIC 模块的 FPGA 实现 | 第59-62页 |
| 4.6 高频率分辨率实现 | 第62-66页 |
| 4.7 资源消耗和 FPGA 优化 | 第66-68页 |
| 4.7.1 资源消耗 | 第66页 |
| 4.7.2 FPGA 优化 | 第66-68页 |
| 4.8 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第75-77页 |
| 致谢 | 第77页 |
