摘要 | 第3-4页 |
ABSTRACT | 第4页 |
第一章 绪论 | 第8-14页 |
1.1 课题背景以及意义 | 第8页 |
1.2 国内外研究趋势及现状 | 第8-9页 |
1.3 MIL-STD-1533与FC协议简介 | 第9-12页 |
1.3.1 MIL-STD-1553简介与主要特征 | 第9-11页 |
1.3.2 光纤通道和FC-AE-1553 | 第11-12页 |
1.4 MIL-STD-1533B与FC实现协议转换的优势 | 第12-13页 |
1.5 论文主要工作及论文结构安排 | 第13-14页 |
第二章 光纤通道与1553B协议分析 | 第14-21页 |
2.1 光纤通道协议分析 | 第14-15页 |
2.1.1 FC分层简介 | 第14-15页 |
2.2 光纤通道的术语定义 | 第15-16页 |
2.3 FC的传输拓扑结构 | 第16-17页 |
2.4 FC的帧结构 | 第17-19页 |
2.4.1 SOF(帧开始标识符) | 第18页 |
2.4.2 帧头 | 第18-19页 |
2.4.3 数据域 | 第19页 |
2.4.4 循环校验码 | 第19页 |
2.4.5 帧结束标识符 | 第19页 |
2.5 FC-AE-1553网络组成单元 | 第19-21页 |
第三章 总体设计方案以及硬件选择 | 第21-32页 |
3.1 协议转换模块方案 | 第21-22页 |
3.2 MIL-STD-1553B与FC协议转换的基本思路 | 第22-23页 |
3.3 协议转换项目总体设计方案 | 第23-26页 |
3.3.1 核心FPGA | 第23-25页 |
3.3.2 缓存与存储设备 | 第25-26页 |
3.4 PCB制版的各项约束与考虑 | 第26-32页 |
3.4.1 FPGA的电源去耦与选择 | 第27-29页 |
3.4.1.1 原理简介 | 第27-28页 |
3.4.1.2 选择条件 | 第28-29页 |
3.4.2 端接电阻的大小以及必要性验证 | 第29-30页 |
3.4.3 时钟线以及信号线的等长设计与验证 | 第30-32页 |
第四章 1553B的接口模块设计 | 第32-44页 |
4.1 概述 | 第32页 |
4.2 硬件组成以及连接方式介绍 | 第32-33页 |
4.3 MIL-STD-1553B协议分析 | 第33-34页 |
4.4 1553信号的3种传输方式 | 第34页 |
4.5 曼彻斯特编码器设计以及仿真结果 | 第34-36页 |
4.5.1 信息编码部分设计 | 第34-35页 |
4.5.2 同步头生成部分设计 | 第35-36页 |
4.6 曼彻斯特解码器的设计 | 第36-41页 |
4.6.1 同步头接收方案设计 | 第36页 |
4.6.2 数据采集以及同步头纠错方案设计 | 第36-38页 |
4.6.3 接受状态机方案 | 第38-40页 |
4.6.4 与其他1553B解码器的不同之处 | 第40-41页 |
4.7 部分解码器程序 | 第41-44页 |
第五章 基于GTX的高速串行接口设计 | 第44-62页 |
5.1 概述 | 第44页 |
5.2 ROCKETIO(GTP\GTX) | 第44-47页 |
5.2.1 SERDES | 第44-45页 |
5.2.2 8B/10B编解码技术 | 第45-46页 |
5.2.3 GTX时钟管理技术 | 第46-47页 |
5.3 CHANNEL BONDING | 第47-48页 |
5.4 ROCKETI/OGTX收发器结构与电路设计 | 第48-49页 |
5.5 GTX的外围硬件设计 | 第49-53页 |
5.5.1 GTX的供电部分以及差分线的连接设计 | 第49-52页 |
5.5.2 时钟及复位 | 第52-53页 |
5.6 GTX的工作原理以及功能实现 | 第53-62页 |
5.6.1 光纤协议的定制 | 第55-56页 |
5.6.2 仿真测试以及结果验证 | 第56-62页 |
5.6.2.1 帧收发功能测试 | 第56-58页 |
5.6.2.2 错误帧格式验证 | 第58-60页 |
5.6.2.3 用CHIPSCOPE PRO进行结果验证 | 第60-62页 |
第六章 总结和展望 | 第62-65页 |
6.1 研究成果 | 第62页 |
6.2 论文的创新点 | 第62-63页 |
6.3 遇到以及总结的各种问题 | 第63-64页 |
6.4 不足之处与展望 | 第64-65页 |
致谢 | 第65-66页 |
参考文献 | 第66-69页 |
附录A 协议转换模块实物图 | 第69-70页 |
附录B 研究生在校期间发表学术论文情况 | 第70页 |