| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 课题研究背景与意义 | 第14页 |
| 1.2 时间数字转换器的发展现状 | 第14-15页 |
| 1.3 本文的工作和组织结构 | 第15-18页 |
| 第二章 时间数字转换器概述 | 第18-34页 |
| 2.1 TDC的工作原理 | 第18页 |
| 2.2 TDC的性能指标 | 第18-23页 |
| 2.2.1 量化误差 | 第19-21页 |
| 2.2.2 线性非理想因素 | 第21页 |
| 2.2.3 非线性非理想因素 | 第21-22页 |
| 2.2.4 动态特性 | 第22-23页 |
| 2.3 奈奎斯特时间数字转换器 | 第23-26页 |
| 2.3.1 基于计数器的时间数字转换器 | 第23页 |
| 2.3.2 Flash型时间数字转换器 | 第23-24页 |
| 2.3.3 游标型时间数字转换器 | 第24-25页 |
| 2.3.4 两步时间数字转换器 | 第25-26页 |
| 2.3.5 流水线型时间数字转换器 | 第26页 |
| 2.3.6 循环型时间数字转换器 | 第26页 |
| 2.4 过采样时间数字转换器 | 第26-32页 |
| 2.4.1 过采样技术 | 第27-29页 |
| 2.4.2 基于环形振荡器的时间数字转换器 | 第29-30页 |
| 2.4.3 基于门控振荡器的时间数字转换器 | 第30-32页 |
| 2.5 本章小结 | 第32-34页 |
| 第三章 一种使用时间斜移整形技术的2-0级联结构的△∑时间数字转换器 | 第34-54页 |
| 3.1 时间斜移误差的产生与消除技术 | 第34-37页 |
| 3.1.1 基于门控振荡器的TDC与时间斜移误差 | 第34-35页 |
| 3.1.2 现有的时间斜移误差抑制技术 | 第35-37页 |
| 3.2 时间数字转换器的系统设计 | 第37-40页 |
| 3.2.1 实现时间斜移整形技术的系统架构 | 第37-38页 |
| 3.2.2 改进型的2-0级联结构 | 第38-40页 |
| 3.3 时间数字转换器的电路实现 | 第40-46页 |
| 3.3.1 环形数字时间转换器(Ring DTC)的实现 | 第40-43页 |
| 3.3.2 基于时间寄存器的时间域加法器的实现 | 第43-45页 |
| 3.3.3 读出电路的设计与实现 | 第45-46页 |
| 3.4 非理想因素的分析 | 第46-53页 |
| 3.4.1 门控环形振荡器(GRO)的相位噪声 | 第46-47页 |
| 3.4.2 时间寄存器(Time Register)的非理想效应 | 第47-50页 |
| 3.4.3 片内失配(Intra-die Mismatch)的影响 | 第50-51页 |
| 3.4.4 工艺电压温度(PVT)的变化及电源噪声的影响 | 第51-52页 |
| 3.4.5 仿真结果与讨论 | 第52-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 一种使用电荷泵和SAR-ADC来实现的时间数字转换器 | 第54-76页 |
| 4.1 设计指标的确定 | 第54-55页 |
| 4.2 系统设计 | 第55-56页 |
| 4.3 10bit 16MS/s逐次逼近性模数转换器的设计与实现 | 第56-69页 |
| 4.3.1 SAR-ADC的系统结构 | 第56-57页 |
| 4.3.2 数模转换器的设计与实现 | 第57-62页 |
| 4.3.3 比较器的设计与实现 | 第62-65页 |
| 4.3.4 数字控制逻辑的设计与实现 | 第65-66页 |
| 4.3.5 SAR-ADC的版图设计 | 第66-69页 |
| 4.3.6 SAR-ADC的仿真结果 | 第69页 |
| 4.4 时间电压转换模块的设计与实现 | 第69-73页 |
| 4.4.1 PFD的设计与实现 | 第69-72页 |
| 4.4.2 电荷泵的设计与实现 | 第72-73页 |
| 4.4.3 整体电路的版图实现 | 第73页 |
| 4.5 整体电路的仿真结果和分析 | 第73-75页 |
| 4.6 本章小结 | 第75-76页 |
| 第五章 时间数字转换器的测试方法 | 第76-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 工作总结 | 第78-79页 |
| 6.2 未来展望 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-86页 |
| 在读期间发表的学术论文与取得的研究成果 | 第86页 |
