HEVC编码器中运动估计的VLSI架构设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题研究背景与意义 | 第11-12页 |
| 1.2 视频编码标准发展概况及研究动态 | 第12-14页 |
| 1.2.1 视频编码标准的发展过程 | 第12-13页 |
| 1.2.2 国内外研究动态 | 第13-14页 |
| 1.3 本文的主要工作 | 第14-15页 |
| 1.4 章节安排 | 第15-17页 |
| 第2章 HEVC视频编码标准 | 第17-31页 |
| 2.1 HEVC标准的产生和编码框架 | 第17-18页 |
| 2.2 HEVC关键技术 | 第18-29页 |
| 2.2.0 HEVC图像块的划分 | 第18-20页 |
| 2.2.1 帧内预测 | 第20-21页 |
| 2.2.2 帧间预测 | 第21-26页 |
| 2.2.3 变换与量化 | 第26页 |
| 2.2.4 熵编码 | 第26-27页 |
| 2.2.5 环路滤波 | 第27-28页 |
| 2.2.6 率失真优化技术 | 第28-29页 |
| 2.4 本章小结 | 第29-31页 |
| 第3章 HEVC整像素运动估计VLSI设计 | 第31-57页 |
| 3.1 整像素运动估计技术概述 | 第31-35页 |
| 3.1.1 常见经典搜索算法介绍 | 第32-35页 |
| 3.2 HEVC整像素运动估计 | 第35-39页 |
| 3.2.1 设计挑战 | 第35-37页 |
| 3.2.2 研究现状分析 | 第37-39页 |
| 3.3 基于划分深度搜索算法设计 | 第39-42页 |
| 3.3.1 算法流程与搜索过程 | 第39-41页 |
| 3.3.2 算法性能分析 | 第41-42页 |
| 3.4 整像素运动估计VLSI设计 | 第42-53页 |
| 3.4.1 总体架构设计 | 第42-44页 |
| 3.4.2 SAD计算单元设计 | 第44-45页 |
| 3.4.3 粗搜索架构设计 | 第45-51页 |
| 3.4.4 细搜索处理设计 | 第51-53页 |
| 3.5 结果分析 | 第53-55页 |
| 3.5.1 仿真与验证 | 第53-54页 |
| 3.5.2 逻辑综合 | 第54-55页 |
| 3.6 本章小结 | 第55-57页 |
| 第4章 HEVC分像素运动估计VLSI设计 | 第57-73页 |
| 4.1 HEVC分像素运动估计技术分析 | 第57-62页 |
| 4.1.1 算法分析 | 第57-58页 |
| 4.1.2 插值算法 | 第58-60页 |
| 4.1.3 分像素运动估计的率失真代价 | 第60-61页 |
| 4.1.4 研究现状分析 | 第61-62页 |
| 4.2 分像素运动估计设计 | 第62-70页 |
| 4.2.1 设计分析和中间模块设计 | 第62-70页 |
| 4.2.2 实现结果 | 第70页 |
| 4.3 仿真和逻辑综合 | 第70-71页 |
| 4.4 本章小结 | 第71-73页 |
| 第5章 总结和展望 | 第73-75页 |
| 5.1 总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 在读期间发表的学术论文 | 第81页 |
