基于FPGA的电子倍增CCD图像采集传输系统的实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-11页 |
| ·研究背景与意义 | 第8-9页 |
| ·电子倍增CCD研究背景与意义 | 第8页 |
| ·采用FPGA进行设计的意义 | 第8-9页 |
| ·国内外研究及发展现状 | 第9页 |
| ·电子倍增CCD的国内外研究现状 | 第9页 |
| ·FPGA的发展现状 | 第9页 |
| ·论文组织结构 | 第9-11页 |
| 2 电子倍增CCD图像采集传输系统总体设计 | 第11-15页 |
| ·系统总体设计方案 | 第11-12页 |
| ·系统框图 | 第12-13页 |
| ·系统介绍 | 第13-15页 |
| 3 电子倍增CCD图像采集模块 | 第15-35页 |
| ·电子倍增CCD芯片TC253SPD-30 | 第15-21页 |
| ·TC253SPD-30芯片结构 | 第15-16页 |
| ·TC253SPD-30工作过程 | 第16-17页 |
| ·TC253SPD-30管脚功能说明 | 第17-18页 |
| ·TC253SPD-30驱动时序分析 | 第18-21页 |
| ·AD芯片AD9945 | 第21-26页 |
| ·AD9945管脚功能说明 | 第21-22页 |
| ·AD9945工作过程 | 第22-23页 |
| ·AD9945寄存器设置 | 第23-25页 |
| ·AD9945驱动时序分析 | 第25-26页 |
| ·可变电位器芯片MAX5392 | 第26-30页 |
| ·MAX5392管脚功能介绍 | 第26-27页 |
| ·增益控制电路 | 第27-29页 |
| ·MAX5392的I~2C接口时序分析 | 第29-30页 |
| ·MAX5392的控制指令 | 第30页 |
| ·电子倍增CCD图像采集模块的FPGA实现 | 第30-35页 |
| ·图像采集转换控制模块 | 第30-33页 |
| ·增益调节控制模块 | 第33-35页 |
| 4 千兆以太网MAC模块 | 第35-53页 |
| ·以太网概述 | 第35-40页 |
| ·以太网体系结构 | 第35-36页 |
| ·UDP协议 | 第36页 |
| ·IP协议 | 第36-38页 |
| ·以太网协议 | 第38-39页 |
| ·CRC校验算法 | 第39页 |
| ·数据在TCP/IP模型下的封装解包过程 | 第39-40页 |
| ·PHY芯片88E1111 | 第40-43页 |
| ·MAC与PHY的接口选择及其时序分析 | 第40-42页 |
| ·88E1111的硬件配置 | 第42-43页 |
| ·千兆以太网MAC模块的FPGA实现 | 第43-53页 |
| ·跨频率域缓存模块 | 第43-46页 |
| ·数据封装模块 | 第46-49页 |
| ·88E1111发送驱动模块 | 第49-50页 |
| ·数据接收模块 | 第50-53页 |
| 5 上位机程序 | 第53-61页 |
| ·对话框简介 | 第53页 |
| ·多线程操作 | 第53-54页 |
| ·套接字编程 | 第54-56页 |
| ·上位机程序的实现 | 第56-61页 |
| 6 系统各模块及整体性能测试 | 第61-74页 |
| ·电子倍增CCD图像采集模块测试 | 第61-64页 |
| ·电子倍增CCD帧转移时序波形测试 | 第61页 |
| ·电子倍增CCD行转移时序波形测试 | 第61页 |
| ·电子倍增CCD行读出,A/D采样时序波形测试 | 第61-62页 |
| ·AD9945寄存器设置时序波形测试 | 第62页 |
| ·电子倍增CCD增益调节控制测试 | 第62-64页 |
| ·千兆以太网MAC模块测试 | 第64-66页 |
| ·千兆网MAC模块的发送功能测试 | 第64-65页 |
| ·千兆网MAC模块的接收功能测试 | 第65-66页 |
| ·上位机程序的测试 | 第66-67页 |
| ·系统整体性能测试 | 第67-74页 |
| ·电子倍增CCD积分时间调节测试 | 第68-70页 |
| ·电子倍增CCD增益调节测试 | 第70-72页 |
| ·千兆网带宽利用率 | 第72-74页 |
| 7 结论和展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79-81页 |
