光模数转换中后端数据接收系统的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·研究背景 | 第9-10页 |
| ·光模数转换概述 | 第10-11页 |
| ·高速存储和传输技术发展现状 | 第11-14页 |
| ·高速大容量存储技术 | 第11-13页 |
| ·高速传输总线和接口 | 第13-14页 |
| ·本文主要工作 | 第14-16页 |
| 第二章 光模数转换中数据接收系统架构 | 第16-30页 |
| ·存储与传输基础 | 第16-24页 |
| ·DDR3 SDRAM | 第16-18页 |
| ·PCI Express | 第18-24页 |
| ·数据接收系统的硬件架构 | 第24-26页 |
| ·光模数转换系统 | 第24页 |
| ·硬件架构分析与设计 | 第24-26页 |
| ·数据接收系统的逻辑架构 | 第26-29页 |
| ·单处理核心的逻辑架构 | 第26-27页 |
| ·主从处理核心的逻辑架构 | 第27-28页 |
| ·主从 FPGA 数据通信 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 光模数转换中数据接收系统的逻辑实现 | 第30-55页 |
| ·存储逻辑的实现 | 第30-39页 |
| ·多时钟域设计 | 第31-34页 |
| ·数据格式转换 | 第34-35页 |
| ·空间和时间管理 | 第35-37页 |
| ·存储控制器 | 第37-39页 |
| ·传输逻辑的实现 | 第39-53页 |
| ·接收引擎和发送引擎 | 第39-42页 |
| ·PIO 引擎 | 第42-43页 |
| ·寄存器配置空间 | 第43-45页 |
| ·外部地址空间 | 第45-47页 |
| ·片间数据传输 | 第47-48页 |
| ·DMA/SG-DMA 引擎 | 第48-51页 |
| ·中断控制和错误控制 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第四章 光模数转换中数据接收系统的仿真与测试 | 第55-72页 |
| ·数据接收系统的仿真 | 第55-60页 |
| ·仿真结构 | 第55-57页 |
| ·存储逻辑仿真结果 | 第57-58页 |
| ·传输逻辑仿真结果 | 第58-60页 |
| ·数据接收系统的搭建与测试 | 第60-71页 |
| ·单通道数据接收系统测试结构 | 第60-65页 |
| ·存储逻辑测试结果及性能分析 | 第65-67页 |
| ·传输逻辑测试结果及性能分析 | 第67-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-75页 |
| ·本文主要工作 | 第72-73页 |
| ·高速模数转换中数据接收系统展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士学位期间已发表或录用的论文 | 第79-81页 |
