“银河飞腾”DSP的ALU单元全定制设计优化
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-18页 |
| ·数字信号处理器概述 | 第13-14页 |
| ·DSP芯片的特点 | 第13-14页 |
| ·DSP芯片的应用及发展 | 第14页 |
| ·DSP运算部件发展 | 第14-15页 |
| ·课题来源、目的及意义 | 第15-16页 |
| ·本文的主要研究 | 第16页 |
| ·本文的组织结构 | 第16-18页 |
| 第二章 YHFT-DSP的数据通路分析及优化途径 | 第18-23页 |
| ·YHFT-DSP的体系结构 | 第18页 |
| ·YHFT-DSP的数据通路 | 第18-20页 |
| ·ALU单元的分析及优化途径 | 第20-22页 |
| ·小结 | 第22-23页 |
| 第三章 全定制模块的逻辑设计和验证 | 第23-39页 |
| ·41位加法器逻辑设计 | 第23-31页 |
| ·加法器算法研究 | 第23-27页 |
| ·本设计目标 | 第27页 |
| ·加法器逻辑结构详细设计 | 第27-31页 |
| ·56位桶形移位器逻辑设计 | 第31-35页 |
| ·移位器概述和实现方式 | 第31-32页 |
| ·本设计目标 | 第32页 |
| ·移位器逻辑结构详细设计 | 第32-35页 |
| ·模拟验证 | 第35-38页 |
| ·功能验证 | 第35-37页 |
| ·优化和模拟 | 第37-38页 |
| ·性能分析 | 第38页 |
| ·小结 | 第38-39页 |
| 第四章 全定制模块的版图设计和性能分析 | 第39-50页 |
| ·版图设计流程 | 第39-40页 |
| ·全定制模块的版图设计 | 第40-43页 |
| ·加法器版图 | 第41-42页 |
| ·移位器版图 | 第42-43页 |
| ·版图的验证 | 第43-44页 |
| ·版图的模拟 | 第44-45页 |
| ·版图设计和逻辑设计的迭代 | 第45-47页 |
| ·版图后的性能分析 | 第47-48页 |
| ·加法器版图后性能分析 | 第47-48页 |
| ·移位器版图后性能分析 | 第48页 |
| ·不同工艺之间版图移植 | 第48-49页 |
| ·小结 | 第49-50页 |
| 第五章 全定制模块视图建立和流片测试方案 | 第50-61页 |
| ·视图的要求和意义 | 第50页 |
| ·模块视图建立 | 第50-53页 |
| ·测试方案 | 第53-60页 |
| ·测试目标和解决方案 | 第53-54页 |
| ·测试电路逻辑及版图设计 | 第54-56页 |
| ·带测试电路和输入输出PAD进行功能验证和模拟 | 第56-57页 |
| ·芯片封装和FPGA测试方法 | 第57-59页 |
| ·测试结果 | 第59-60页 |
| ·小结 | 第60-61页 |
| 第六章 全定制模块的使用 | 第61-73页 |
| ·ALU单元代码修改及验证 | 第61页 |
| ·逻辑综合 | 第61-64页 |
| ·逻辑综合概述 | 第61-62页 |
| ·综合策略和内容 | 第62页 |
| ·约束信息定义 | 第62-63页 |
| ·综合结果 | 第63-64页 |
| ·物理设计 | 第64-68页 |
| ·物理设计概述 | 第64-65页 |
| ·全定制参考库准备 | 第65-66页 |
| ·布局规划 | 第66-67页 |
| ·物理设计结果 | 第67-68页 |
| ·全定制和半定制相结合的设计方法总括及延伸 | 第68-72页 |
| ·小结 | 第72-73页 |
| 第七章 结束语 | 第73-75页 |
| ·工作总结 | 第73-74页 |
| ·工作展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 作者在学期间取得的学术成果 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 附录A 测试平台 | 第79页 |
