基于USB3.0接口的FPGA图像采集系统设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 研究现状与发展趋势 | 第9-10页 |
| 1.3 论文研究内容 | 第10-11页 |
| 1.4 论文章节安排 | 第11-12页 |
| 第2章 系统组成与基本理论 | 第12-24页 |
| 2.1 系统组成 | 第12页 |
| 2.2 CMOS图像传感器 | 第12-15页 |
| 2.2.1 CIS成像原理 | 第12-13页 |
| 2.2.2 AKT-OV5640模块 | 第13-15页 |
| 2.3 FPGA可编程器件 | 第15-17页 |
| 2.3.1 可编程逻辑器件 | 第15页 |
| 2.3.2 FPGA的结构原理 | 第15-16页 |
| 2.3.3 CycloneIV器件 | 第16-17页 |
| 2.4 DDR2存储器 | 第17-20页 |
| 2.4.1 DDR2结构原理 | 第17-19页 |
| 2.4.2 DDR2工作流程 | 第19-20页 |
| 2.5 USB3.0接口技术 | 第20-24页 |
| 2.5.1 USB3.0物理结构 | 第20-21页 |
| 2.5.2 USB传输处理过程 | 第21-22页 |
| 2.5.3 USB3.0主控器件 | 第22-24页 |
| 第3章 系统硬件设计 | 第24-30页 |
| 3.1 配置电路 | 第24-27页 |
| 3.1.1 FPGA配置电路 | 第24-25页 |
| 3.1.2 USB3.0配置电路 | 第25-27页 |
| 3.2 外设接口电路 | 第27-28页 |
| 3.2.1 CMOS接口电路 | 第27页 |
| 3.2.2 USB3.0接口电路 | 第27-28页 |
| 3.3 电源电路 | 第28-30页 |
| 第4章 系统逻辑设计 | 第30-45页 |
| 4.1 应用IP设计功能模块 | 第30-33页 |
| 4.1.1 使用IP设计PLL | 第30-31页 |
| 4.1.2 使用IP设计FIFO | 第31-32页 |
| 4.1.3使用IP设计DDR2 | 第32-33页 |
| 4.2 CMOS图像传感器配置 | 第33-36页 |
| 4.2.1 CIS上电时序 | 第34页 |
| 4.2.2 CIS配置时序 | 第34-35页 |
| 4.2.3 CIS配置程序设计 | 第35-36页 |
| 4.3 USB3.0控制逻辑设计 | 第36-39页 |
| 4.3.1 USB开发流程 | 第36-37页 |
| 4.3.2 USB总线状态 | 第37-38页 |
| 4.3.3 USB3.0逻辑设计 | 第38-39页 |
| 4.4 USB固件设计 | 第39-45页 |
| 4.4.1 通用可编程接口 | 第39-40页 |
| 4.4.2 GPIFII设计流程 | 第40-42页 |
| 4.4.3 同步从设备FIFO | 第42-43页 |
| 4.4.4 固件程序设计 | 第43-45页 |
| 第5章 系统测试 | 第45-54页 |
| 5.1 逻辑功能测试 | 第45-48页 |
| 5.1.1 CIS读写测试 | 第46页 |
| 5.1.2 DDR2仿真测试 | 第46-47页 |
| 5.1.3 FPGA数据传输测试 | 第47-48页 |
| 5.2 系统传输测试 | 第48-54页 |
| 5.2.1 数据回环测试 | 第50-51页 |
| 5.2.2 流模式数据测试 | 第51页 |
| 5.2.3 模拟数据传输测试 | 第51-52页 |
| 5.2.4 实际图像采集测试 | 第52-54页 |
| 第6章 总结与展望 | 第54-56页 |
| 6.1 总结 | 第54-55页 |
| 6.2 展望 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-58页 |
