基于Kogge-Stone算法与多米诺逻辑的64位高性能加法电路设计
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 加法器的背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 论文的主要内容 | 第11-13页 |
| 第2章 算法与逻辑 | 第13-26页 |
| 2.1 加运算的算法分析与比较 | 第13-21页 |
| 2.1.1 传统加法器 | 第13-17页 |
| 2.1.2 高速加法器 | 第17-20页 |
| 2.1.3 算法对比与选择 | 第20-21页 |
| 2.2 CMOS逻辑电路性能分析与比较 | 第21-25页 |
| 2.2.1 静态互补CMOS | 第21页 |
| 2.2.2 DCVSL逻辑 | 第21-22页 |
| 2.2.3 动态逻辑 | 第22-25页 |
| 2.2.4 电路逻辑的比较与选择 | 第25页 |
| 2.3 本章小结 | 第25-26页 |
| 第3章 64位加运算电路的设计与优化 | 第26-46页 |
| 3.1 加法器的总体结构 | 第26-27页 |
| 3.2 电源电压的选择 | 第27-28页 |
| 3.3 单元电路的设计和优化 | 第28-41页 |
| 3.3.1 进位产生电路G | 第30-32页 |
| 3.3.2 进位传播电路P | 第32-33页 |
| 3.3.3 进位树单元电路设计和优化 | 第33-38页 |
| 3.3.4 求和电路的设计和优化 | 第38-41页 |
| 3.4 时钟电路设计 | 第41-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第4章 整体电路设计与仿真 | 第46-51页 |
| 4.1 进位树结构设计 | 第46-47页 |
| 4.2 整体电路设计与仿真 | 第47-51页 |
| 结论 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
