摘要 | 第4-5页 |
abstract | 第5-6页 |
引言 | 第9-10页 |
1 绪论 | 第10-13页 |
1.1 课题的研究背景及意义 | 第10-11页 |
1.2 国内外研究现状 | 第11页 |
1.3 本文的主要研究内容及结构安排 | 第11-13页 |
2 数字调制技术基本原理及结构 | 第13-26页 |
2.1 调制技术基本理论 | 第13-14页 |
2.1.1 脉冲宽度调制技术(PWM) | 第13-14页 |
2.1.2 Sigma-Delta调制技术 | 第14页 |
2.2 Sigma-Delta调制器主要性能指标 | 第14-15页 |
2.3 Sigma-Delta调制技术基础 | 第15-19页 |
2.3.1 采样理论 | 第15-16页 |
2.3.2 过采样技术 | 第16-18页 |
2.3.3 噪声整形技术 | 第18-19页 |
2.4 数字滤波器概述 | 第19-20页 |
2.4.1 数字滤波器分类 | 第19-20页 |
2.4.2 数字滤波器数学模型 | 第20页 |
2.5 Sigma-Delta调制器结构 | 第20-25页 |
2.5.1 一阶Sigma-Delta调制器 | 第20-21页 |
2.5.2 二阶Sigma-Delta调制器 | 第21-22页 |
2.5.3 高阶Sigma-Delta调制器 | 第22-24页 |
2.5.4 级联Sigma-Delta调制器 | 第24页 |
2.5.5 一位量化和多位量化 | 第24-25页 |
2.6 本章小结 | 第25-26页 |
3 Sigma-Delta调制器系统设计 | 第26-33页 |
3.1 Sigma-Delta调制器结构参数选择 | 第26-27页 |
3.2 Sigma-Delta调制器稳定性能分析 | 第27-30页 |
3.2.1 一阶Sigma-Delta调制结构的稳定性 | 第27页 |
3.2.2 二阶Sigma-Delta调制结构的稳定性 | 第27-28页 |
3.2.3 三阶Sigma-Delta调制结构的稳定性 | 第28-30页 |
3.3 积分器非理想因素分析 | 第30页 |
3.3.1 采样时钟抖动 | 第30页 |
3.3.2 KT/C热噪声 | 第30页 |
3.3.3 有限单位增益带宽及压摆率 | 第30页 |
3.4 Sigma-Delta调制器结构选择与设计 | 第30-32页 |
3.5 本章小结 | 第32-33页 |
4 基于Simulink系统的Sigma-Delta调制器建模与仿真验证 | 第33-47页 |
4.1 Simulink简介 | 第33页 |
4.2 Sigma-Delta调制器系统建模 | 第33-36页 |
4.2.1 调制器稳定性分析 | 第33-35页 |
4.2.2 调制器系数选取 | 第35-36页 |
4.2.3 调制器系数优化 | 第36页 |
4.3 调制器Simulink系统模型及仿真结果 | 第36-40页 |
4.4 调制器验证 | 第40-46页 |
4.4.1 FIR滤波器原理 | 第40-42页 |
4.4.2 FIR滤波器设计 | 第42-45页 |
4.4.3 调制器验证 | 第45-46页 |
4.5 本章小结 | 第46-47页 |
5 Sigma-Delta调制器FPGA设计与实现 | 第47-63页 |
5.1 FPGA系统设计方法 | 第47-48页 |
5.1.1 FPGA基本概念 | 第47页 |
5.1.2 Verilog HDL硬件描述语言 | 第47-48页 |
5.1.3 FPGA系统设计流程 | 第48页 |
5.2 FPGA基本设计原则 | 第48-49页 |
5.2.1 面积与速度平衡原则 | 第48-49页 |
5.2.2 硬件设计原则 | 第49页 |
5.2.3 同步设计原则 | 第49页 |
5.3 Sigma-Delta调制器FPGA设计 | 第49-55页 |
5.3.1 积分器设计 | 第50-52页 |
5.3.2 乘法器设计 | 第52-54页 |
5.3.3 加法器设计 | 第54-55页 |
5.3.4 FIR数字滤波器设计 | 第55页 |
5.4 调制器的FPGA验证与实现 | 第55-62页 |
5.4.1 调制器ModelSim仿真 | 第57-60页 |
5.4.2 调制器SignalTap分析 | 第60页 |
5.4.3 调制器FPGA实现 | 第60-62页 |
5.5 本章小结 | 第62-63页 |
6 总结与展望 | 第63-65页 |
6.1 总结 | 第63页 |
6.2 展望 | 第63-65页 |
参考文献 | 第65-68页 |
在学研究成果 | 第68-69页 |
致谢 | 第69页 |