| 摘要 | 第5-7页 |
| Abstract | 第7-9页 |
| 1 Introduction | 第19-27页 |
| 1.1 ALICE experiment | 第19-20页 |
| 1.2 ALICE detector system | 第20-23页 |
| 1.3 Present ITS performance and limitation | 第23-24页 |
| 1.4 ITS upgrade concept | 第24-27页 |
| 2 Monolithic active pixel sensor for the ALICE ITS upgrade | 第27-32页 |
| 2.1 Detection principle of MAPS | 第27-29页 |
| 2.2 Advantages of MAPS | 第29-30页 |
| 2.3 Technology choice | 第30-32页 |
| 3 Sensor structures, conventional SF and novel SDF front-end electronics inINVESTIGATOR | 第32-62页 |
| 3.1 Design motivation | 第32-35页 |
| 3.2 Overall structure and sensor structures | 第35-38页 |
| 3.3 Design and analysis of the SF and SDF front-end circuits | 第38-49页 |
| 3.3.1 The conventional source follower | 第41-43页 |
| 3.3.2 The novel source-drain follower | 第43-49页 |
| 3.4 Pixel layout | 第49-51页 |
| 3.5 Characterization of sensor structures and front-end circuits | 第51-60页 |
| 3.5.1 Readout circuit gain measurements | 第53-54页 |
| 3.5.2 Characterization relating to the substrate back bias voltage | 第54-56页 |
| 3.5.3 Characterization relating to the spacing | 第56-57页 |
| 3.5.4 Characterization relating to the reset types | 第57-58页 |
| 3.5.5 Characterization with and without shielding the input routing metal | 第58-59页 |
| 3.5.6 Characterization comparison between the conventional source follower and the novel source-drain follower | 第59-60页 |
| 3.6 Summary | 第60-62页 |
| 4 Closed-loop front-end electronics in pA_LP | 第62-79页 |
| 4.1 pA_LP detector overview | 第62-65页 |
| 4.2 Analysis and design of the closed-loop front-end circuit | 第65-72页 |
| 4.2.1 Closed-loop front-end circuit | 第65-67页 |
| 4.2.2 Transfer function | 第67-69页 |
| 4.2.3 Peaking time | 第69页 |
| 4.2.4 Noise | 第69-72页 |
| 4.3 Periphery and bias circuits | 第72-76页 |
| 4.3.1 Output cascode circuit | 第72-73页 |
| 4.3.2 Current comparator | 第73-74页 |
| 4.3.3 Bias circuits for pixels | 第74-75页 |
| 4.3.4 Bias circuits for periphery | 第75-76页 |
| 4.4 Simulation results | 第76-77页 |
| 4.5 Pixel layout | 第77-78页 |
| 4.6 Summary | 第78-79页 |
| 5 Open-loop front-end electronics in ALPIDE | 第79-127页 |
| 5.1 Operation principle | 第80-83页 |
| 5.2 pALPIDE-2 test results | 第83-84页 |
| 5.2.1 Lab test | 第83-84页 |
| 5.2.2 Beam test | 第84页 |
| 5.3 Analysis and optimization of open-loop front-end circuits | 第84-120页 |
| 5.3.1 Present open-loop front-end circuit | 第84-94页 |
| 5.3.1.1 Cascode amplifier | 第85-88页 |
| 5.3.1.2 Threshold bias circuit | 第88页 |
| 5.3.1.3 Second-stage current comparator | 第88页 |
| 5.3.1.4 Clipping circuit | 第88-89页 |
| 5.3.1.5 Diode reset and PMOS reset | 第89页 |
| 5.3.1.6 Area consideration | 第89-92页 |
| 5.3.1.7 Testability consideration | 第92-93页 |
| 5.3.1.8 Noise | 第93-94页 |
| 5.3.2 SDF open-loop front-end circuit | 第94-99页 |
| 5.3.3 Shape open-loop front-end circuit | 第99-100页 |
| 5.3.4 Comparisons from post-layout simulations | 第100-104页 |
| 5.3.5 Optimization of the present front-end circuit | 第104-118页 |
| 5.3.5.1 The system charge threshold dispersion optimization based on the transistor mismatch | 第105-110页 |
| 5.3.5.2 The system charge threshold dispersion optimization based on the gain of the system and the equivalent input capacitance | 第110-114页 |
| 5.3.5.3 The system charge threshold dispersion optimization based on the parasitic capacitance mismatch | 第114-115页 |
| 5.3.5.4 Pulse duration optimization | 第115-117页 |
| 5.3.5.5 Layout | 第117页 |
| 5.3.5.6 Post-layout simulation results | 第117-118页 |
| 5.3.6 Challenges in simulations | 第118-120页 |
| 5.4 pALPIDE-3 detector overview | 第120-125页 |
| 5.5 Summary | 第125-127页 |
| 6 Conclusions and outlook | 第127-129页 |
| References | 第129-136页 |
| List of publications and activities | 第136-137页 |
| Acknowledgements | 第137页 |
