基于FPGA的弹载存储测试系统研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 研究现状 | 第11-13页 |
| 1.2.1 国外研究现状 | 第11-12页 |
| 1.2.2 国内研究现状 | 第12-13页 |
| 1.2.3 发展趋势 | 第13页 |
| 1.3 本文研究内容和章节安排 | 第13-15页 |
| 第二章 设计原则和总体方案 | 第15-22页 |
| 2.1 测试信号特点 | 第15页 |
| 2.2 主要技术指标 | 第15-16页 |
| 2.3 系统设计原则 | 第16-18页 |
| 2.4 系统总体设计方案 | 第18-21页 |
| 2.4.1 系统整体结构 | 第18-20页 |
| 2.4.2 系统工作状态 | 第20-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第三章 硬件设计 | 第22-41页 |
| 3.1 电源管理模块 | 第22-24页 |
| 3.2 信号调理电路 | 第24-26页 |
| 3.2.1 电荷放大电路 | 第25-26页 |
| 3.2.2 低通滤波电路 | 第26页 |
| 3.3 模数转换控制器 | 第26-28页 |
| 3.4 采样触发电路 | 第28-29页 |
| 3.5 主控模块 | 第29-34页 |
| 3.5.1 ARM芯片 | 第29-32页 |
| 3.5.2 FPGA芯片 | 第32-34页 |
| 3.6 存储模块 | 第34-37页 |
| 3.6.1 存储介质的选择 | 第35-37页 |
| 3.6.2 存储模块的电路设计 | 第37页 |
| 3.7 数据通信接口 | 第37-40页 |
| 3.8 本章小结 | 第40-41页 |
| 第四章 软件设计 | 第41-61页 |
| 4.1 系统总体软件设计 | 第41-42页 |
| 4.2 数据处理模块程序设计 | 第42-51页 |
| 4.2.1 数据编帧 | 第42-44页 |
| 4.2.2 数据压缩 | 第44-48页 |
| 4.2.3 数据加密 | 第48-51页 |
| 4.3 数据存储模块程序设计 | 第51-55页 |
| 4.3.1 FLASH流水线写入 | 第51-53页 |
| 4.3.2 FLASH无效块管理 | 第53-55页 |
| 4.4 数据通信模块程序设计 | 第55-60页 |
| 4.4.1 下位机部分 | 第55-58页 |
| 4.4.2 上位机部分 | 第58-59页 |
| 4.4.3 上下位机之间的握手机制 | 第59-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第五章 系统测试与分析 | 第61-65页 |
| 5.1 测试步骤 | 第61-62页 |
| 5.2 测试结果与分析 | 第62-65页 |
| 5.2.1 通道一致性测试 | 第62-63页 |
| 5.2.2 系统精度测试 | 第63页 |
| 5.2.3 整体功能测试 | 第63-65页 |
| 第六章 结论与展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
