基于IEEE1149.6的PCIE边界扫描设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题背景及研究意义 | 第11-12页 |
| ·边界扫描技术的国内外发展 | 第12-13页 |
| ·边界扫描技术标准 | 第13-14页 |
| ·课题任务和章节安排 | 第14-15页 |
| 第二章 高速接口 IP 核与边界扫描技术 | 第15-30页 |
| ·高速接口 IP 核分类及特点 | 第15-16页 |
| ·IEEE1149.1 标准边界扫描原理 | 第16-22页 |
| ·IEEE1149.1 标准简介 | 第16-17页 |
| ·IEEE1149.1 标准的测试体系结构 | 第17-20页 |
| ·IEEE1149.1 标准的指令集合 | 第20-22页 |
| ·IEEE1149.6 标准边界扫描原理 | 第22-28页 |
| ·IEEE1149.6 标准简介 | 第22-23页 |
| ·IEEE1149.6 可检测的信号 | 第23-25页 |
| ·IEEE1149.6 差分终端 | 第25-27页 |
| ·IEEE1149.6 可检测的故障 | 第27-28页 |
| ·本章小结 | 第28-30页 |
| 第三章 PCIE 调试需求分析与边界扫描设计 | 第30-59页 |
| ·PCIE 边界扫描调试分析 | 第30-35页 |
| ·PCIE 的结构特点及测试需求 | 第30-34页 |
| ·测试需求分析 | 第34-35页 |
| ·边界扫描调试体系结构 | 第35-36页 |
| ·数字驱动器逻辑 | 第36-39页 |
| ·交流测试信号生成 | 第37-38页 |
| ·测试信号选择 | 第38-39页 |
| ·低压差分驱动器 | 第39页 |
| ·数字接收器逻辑 | 第39-48页 |
| ·边界扫描单元 | 第41页 |
| ·模拟测试接收器 | 第41-47页 |
| ·初始化存储器逻辑 | 第47-48页 |
| ·TAP 控制器 | 第48-54页 |
| ·边界扫描相关接口 | 第48-51页 |
| ·PCIE PHY 的指令功能及验证 | 第51-54页 |
| ·交流耦合信号测试的实现 | 第54-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 PCIE 接口边界扫描版图设计与实现 | 第59-67页 |
| ·版图布局规划 | 第59-61页 |
| ·版图设计 | 第61-63页 |
| ·单元版图设计 | 第61-62页 |
| ·模块版图设计 | 第62-63页 |
| ·版图规则检查 | 第63-64页 |
| ·版图模拟验证与分析 | 第64-66页 |
| ·设计验证方法 | 第64-65页 |
| ·版图模拟 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-69页 |
| ·全文工作总结 | 第67页 |
| ·工作展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
| 参与的科研项目 | 第75页 |
