| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-25页 |
| ·课题背景与意义 | 第11-12页 |
| ·相关技术发展 | 第12-23页 |
| ·DSP发展概述 | 第12-13页 |
| ·多宽度SIMD成为向量DSP的发展趋势 | 第13-16页 |
| ·IP核及可重用IP设计技术 | 第16-21页 |
| ·DSP存储技术概述 | 第21-23页 |
| ·本文的研究内容 | 第23页 |
| ·本文的组织结构 | 第23-25页 |
| 第二章 YHFT-Matrix DSP向量存储器总体方案 | 第25-35页 |
| ·YHFT-Matrix DSP概述 | 第25-27页 |
| ·YHFT-Matrix DSP体系结构 | 第26-27页 |
| ·YHFT-Matrix DSP IP配置 | 第27页 |
| ·向量存储器VM设计方案 | 第27-31页 |
| ·VM组成结构及功能模块 | 第28-30页 |
| ·VM条件访问设计 | 第30页 |
| ·SIMD宽度非对齐访问设计 | 第30-31页 |
| ·VM IP软核化设计需求 | 第31页 |
| ·VM访存指令设计 | 第31-34页 |
| ·VM访存指令设计思路 | 第31-32页 |
| ·VM寻址模式 | 第32页 |
| ·VM访存指令格式及功能描述 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 VM设计实现 | 第35-50页 |
| ·VM流水线划分及控制 | 第35-39页 |
| ·VM访存流水线的划分 | 第35-36页 |
| ·VM访存流水线的控制 | 第36-39页 |
| ·VAGU的设计与实现 | 第39-42页 |
| ·VAGU_VAReg单元 | 第40-41页 |
| ·VAGU_InsDecode单元 | 第41页 |
| ·VAGU_AddrCaclculate单元 | 第41-42页 |
| ·VDMC的设计与实现 | 第42-45页 |
| ·VM仲裁机制 | 第42-45页 |
| ·数据写回机制 | 第45页 |
| ·VM条件访问功能实现 | 第45-46页 |
| ·SIMD宽度非对齐访问功能实现 | 第46-48页 |
| ·VARU对非对齐访问的控制 | 第47页 |
| ·VWRU对数据写回状态控制 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 VM的IP软核设计 | 第50-57页 |
| ·VM的参数提取 | 第50-51页 |
| ·SIMD宽度可配置设计 | 第51-52页 |
| ·VM容量可配置设计 | 第52页 |
| ·VM的参数化设计实现 | 第52-56页 |
| ·地址编址参数设计 | 第52-53页 |
| ·Verilog-2001标准对代码参数设计的支持 | 第53-54页 |
| ·基于Verilog的源代码参数设计实现 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 VM IP核的仿真验证 | 第57-75页 |
| ·VM IP核验证概述 | 第57页 |
| ·验证环境的搭建 | 第57-58页 |
| ·主要功能模块的验证 | 第58-64页 |
| ·仲裁模块的验证 | 第58-59页 |
| ·数据写回模块的验证 | 第59-60页 |
| ·VM_TOP顶层模块验证 | 第60-64页 |
| ·系统级验证 | 第64-69页 |
| ·验证覆盖率分析 | 第69-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 VM的综合及性能分析 | 第75-80页 |
| ·向量存储器综合及开销分析 | 第76-78页 |
| ·向量存储器性能分析 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第七章 总结及工作展望 | 第80-83页 |
| ·论文总结 | 第80页 |
| ·展望及后续工作 | 第80-83页 |
| 致谢 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 作者在校期间取得的学术成果 | 第89页 |