基于FPGA的硬件可重构数据采集系统的研制
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-9页 |
| 目次 | 第9-11页 |
| 图清单 | 第11-13页 |
| 表清单 | 第13-14页 |
| 1 绪论 | 第14-18页 |
| ·课题研究背景和意义 | 第14-15页 |
| ·国内外研究现状与发展方向 | 第15-17页 |
| ·数据采集系统研究现状与发展方向 | 第15-16页 |
| ·可重构技术研究现状与发展方向 | 第16-17页 |
| ·论文主要研究内容 | 第17页 |
| ·本章小结 | 第17-18页 |
| 2 系统构成原理与总体方案 | 第18-28页 |
| ·项目数据采集功能需求及现行方案 | 第18-20页 |
| ·液体氧化性物质危险性检测仪 | 第18-19页 |
| ·工件内部缺陷音频检测仪 | 第19-20页 |
| ·可重构数据采集系统特征及总体方案 | 第20-21页 |
| ·系统功能特点与技术指标 | 第20页 |
| ·系统硬件总体方案 | 第20-21页 |
| ·可重构技术 | 第21-23页 |
| ·静态重构 | 第21页 |
| ·动态重构 | 第21-23页 |
| ·FPGA 重构配置 | 第23-27页 |
| ·重构配置方案 | 第23-24页 |
| ·配置模式 | 第24-25页 |
| ·配置存储器 | 第25-26页 |
| ·配置文件 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 3 系统硬件电路设计 | 第28-42页 |
| ·系统器件选型 | 第28-31页 |
| ·FPGA 及其配置存储器选型 | 第28-29页 |
| ·数据存储器选型 | 第29页 |
| ·通讯接口芯片选型 | 第29-30页 |
| ·ADC 芯片选型 | 第30页 |
| ·模拟信号接口芯片选型 | 第30-31页 |
| ·硬件电路原理图设计 | 第31-39页 |
| ·FPGA 重构配置电路 | 第31-33页 |
| ·数据存储器读写电路 | 第33页 |
| ·通讯接口电路 | 第33-36页 |
| ·模拟信号采集电路 | 第36-38页 |
| ·其他外围电路 | 第38-39页 |
| ·硬件电路 PCB 设计 | 第39-41页 |
| ·电源部分 PCB 设计 | 第39-40页 |
| ·数字部分 PCB 设计 | 第40页 |
| ·模拟部分 PCB 设计 | 第40-41页 |
| ·系统电路板实物图 | 第41页 |
| ·本章小结 | 第41-42页 |
| 4 FPGA 电路模块设计 | 第42-60页 |
| ·FPGA 电路模块设计总体方案 | 第42页 |
| ·FPGA 重构配置控制器 | 第42-43页 |
| ·通信接口模块设计 | 第43-47页 |
| ·并行数据地址总线接口 | 第43-45页 |
| ·USB 接口 | 第45-46页 |
| ·RS-232 接口 | 第46-47页 |
| ·其他通用模块设计 | 第47-53页 |
| ·SPI 接口模块 | 第47-49页 |
| ·SDRAM 控制器 | 第49-51页 |
| ·FFT 运算模块 | 第51-53页 |
| ·数据预处理功能模块设计 | 第53-59页 |
| ·数据自适应采集与阈值判断功能模块设计 | 第53-55页 |
| ·音频信号数据采集与二次片段截取功能模块设计 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 5 系统调试与实验 | 第60-72页 |
| ·FPGA 重构调试 | 第60-66页 |
| ·FPGA 远程系统升级功能设置 | 第60-61页 |
| ·编程目标文件制作 | 第61-63页 |
| ·编程目标文件下载 | 第63-65页 |
| ·重构配置调试 | 第65-66页 |
| ·通信接口调试 | 第66-68页 |
| ·并行数据地址总线接口调试 | 第66-67页 |
| ·串口通讯调试 | 第67页 |
| ·USB 接口调试 | 第67-68页 |
| ·数据预处理功能验证实验 | 第68-71页 |
| ·数据自适应采集与阈值判断功能验证实验 | 第68-69页 |
| ·音频信号数据采集与二次片段截取功能验证实验 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 6 总结与展望 | 第72-74页 |
| ·总结 | 第72页 |
| ·展望 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 作者简历 | 第76页 |
