| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章绪论 | 第13-22页 |
| ·研究背景 | 第13-17页 |
| ·高性能计算机发展现状及面临的挑战 | 第13-16页 |
| ·CPU-GPU异构体系结构发展现状 | 第16-17页 |
| ·相关研究 | 第17-20页 |
| ·面向CPU-GPU异构结构的科学计算 | 第17-18页 |
| ·CPU-GPU异构结构性能评测与优化 | 第18-20页 |
| ·论文的主要工作 | 第20页 |
| ·论文结构 | 第20-22页 |
| 第二章CPU-GPU异构结构及GPU体系结构 | 第22-35页 |
| ·CPU-GPU异构结构 | 第22-23页 |
| ·CPU-GPU异构并行系统 | 第22页 |
| ·CPU-GPU异构结构特性分析 | 第22-23页 |
| ·GPU体系结构 | 第23-34页 |
| ·GPU概述 | 第24-25页 |
| ·AMD/ATI GPU体系结构 | 第25-26页 |
| ·NVIDIA GPU体系结构 | 第26-32页 |
| ·基于GPU通用计算的编程模型 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第三章CPU-GPU异构系统性能评测方法研究 | 第35-51页 |
| ·性能评测概述 | 第35-36页 |
| ·基于HPCC的通用CPU系统测试与分析 | 第36-42页 |
| ·HPCC测试程序集 | 第36-37页 |
| ·HPCC测试场景 | 第37-38页 |
| ·HPCC测试参数 | 第38页 |
| ·HPCC测试结果分析 | 第38-42页 |
| ·基于SHOC的异构系统测试与分析 | 第42-50页 |
| ·SHOC测试程序集 | 第42-47页 |
| ·SHOC测试结果分析 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第四章CPU-GPU异构结构性能优化技术研究 | 第51-64页 |
| ·CUDA编程平台 | 第51-55页 |
| ·CUDA编程模型 | 第51-53页 |
| ·CUDA存储器模型 | 第53-54页 |
| ·CUDA执行模型 | 第54-55页 |
| ·基于GPU的优化方法 | 第55-58页 |
| ·访存优化 | 第55-57页 |
| ·指令流优化 | 第57-58页 |
| ·基于CPU-GPU异构结构的优化方法 | 第58-63页 |
| ·CPU-GPU通信优化 | 第58-61页 |
| ·CPU-GPU任务划分 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第五章矩阵乘法在CPU-GPU异构结构上的优化实现 | 第64-70页 |
| ·矩阵乘法介绍 | 第64页 |
| ·矩阵乘法在GPU上的优化实现 | 第64-66页 |
| ·矩阵乘法在CPU-GPU异构结构上的优化实现 | 第66-69页 |
| ·实验环境 | 第66-67页 |
| ·矩阵乘法的通信优化实现 | 第67-68页 |
| ·矩阵乘法的任务划分优化实现 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章工作总结和展望 | 第70-72页 |
| ·课题工作总结 | 第70页 |
| ·工作展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-78页 |
| 作者在学期间取得的学术成果 | 第78页 |