| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-22页 |
| ·课题选题依据及研究意义 | 第13-15页 |
| ·选题依据 | 第13-15页 |
| ·课题研究意义 | 第15页 |
| ·国内外研究背景及发展趋势 | 第15-20页 |
| ·课题主要工作 | 第20-21页 |
| ·论文的内容和安排 | 第21-22页 |
| 第二章 空间环境下的星载计算机体系结构 | 第22-31页 |
| ·空间辐射环境 | 第22-24页 |
| ·空间高能带电粒子环境简介 | 第22页 |
| ·SEU 的产生机理 | 第22-23页 |
| ·SEU 效应概述 | 第23-24页 |
| ·COTS 技术在星载计算机中的应用 | 第24-27页 |
| ·星载计算机概述 | 第24-25页 |
| ·COTS 器件的选型 | 第25-27页 |
| ·星载计算机体系结构设计 | 第27-30页 |
| ·星载计算机系统的功能 | 第27页 |
| ·星载计算机系统的硬件架构 | 第27-29页 |
| ·星载计算机的系统软件设计 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 星载计算机的抗SEU 多级容错技术研究 | 第31-45页 |
| ·系统级双机容错系统技术研究 | 第31-40页 |
| ·双机容错系统的功能 | 第31-32页 |
| ·双机容错系统的硬件设计 | 第32-34页 |
| ·双机容错系统的软件设计 | 第34-37页 |
| ·双机容错机制的测试与验证 | 第37-40页 |
| ·模块级基于COTS 技术的存储器容错技术研究 | 第40-42页 |
| ·SRAM 的容错技术 | 第40-41页 |
| ·Flash 的容错技术 | 第41-42页 |
| ·芯片级基于FPGA 的容错技术研究 | 第42-44页 |
| ·FPGA 的片内容错技术 | 第42-43页 |
| ·FPGA 的自重构容错技术 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 SRAM 型FPGA 的抗SEU 技术研究 | 第45-57页 |
| ·FPGA 及其SEU 效应概述 | 第45-47页 |
| ·星载计算机中的常用抗SEU 技术 | 第47-51页 |
| ·擦洗技术 | 第47-48页 |
| ·ECC 纠错码信息冗余技术 | 第48-49页 |
| ·三模冗余（TMR）技术 | 第49-51页 |
| ·信号的双模块冗余比较（DMRC）技术研究 | 第51-54页 |
| ·DMRC 的设计思想及其原理 | 第51-53页 |
| ·DMRC 的工作机制 | 第53-54页 |
| ·DMRC 的SEU 容错分析 | 第54页 |
| ·DMRC 技术的测试与验证 | 第54-55页 |
| ·DMRC 在FPGA 上的实现 | 第54页 |
| ·测试环境及结果 | 第54-55页 |
| ·结果分析 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第五章 星载原型系统的测试验证及其抗SEU 的可靠性分析 | 第57-67页 |
| ·星载计算机原型系统 | 第57-58页 |
| ·CPU 板 | 第57页 |
| ·接口板 | 第57-58页 |
| ·电源板 | 第58页 |
| ·PC104 总线接口 | 第58页 |
| ·星载计算机原型系统的测试验证 | 第58-64页 |
| ·星载计算机原型系统的功能验证 | 第58-63页 |
| ·星载计算机原型系统的性能验证 | 第63-64页 |
| ·星载计算机原型系统的可靠性分析 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 第六章 结束语 | 第67-71页 |
| ·课题工作总结 | 第67-69页 |
| ·未来工作展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 作者在学期间取得的学术成果 | 第77页 |