| 摘要 | 第1-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-17页 |
| ·引言 | 第10页 |
| ·算法和实现形式的发展现状 | 第10-13页 |
| ·ASIC设计主要流程 | 第13-14页 |
| ·本论文的选题意义和研究内容 | 第14-17页 |
| 第二章 有限域内快速多项式相乘算法 | 第17-27页 |
| ·有限域理论基础 | 第17-19页 |
| ·数论变换、快速数论变换和Fermat数变换(FNT) | 第19-20页 |
| ·基4的FFNT(快速Fermat数变换)的推导 | 第20-23页 |
| ·基于数论变换的多项式乘法 | 第23-24页 |
| ·高次幂多项式乘法 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 有限域快速多项式相乘系统结构设计 | 第27-36页 |
| ·有限域快速多项式相乘运算流程 | 第27-28页 |
| ·有限域快速多项式相乘运算核的系统结构 | 第28-33页 |
| ·内含FNT核 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 基于FNT的多项式模乘电路的综合 | 第36-46页 |
| ·综合工具Design Compiler使用步骤 | 第36-37页 |
| ·本论文使用的工艺岸 | 第37-38页 |
| ·综合的约束填加 | 第38-40页 |
| ·电路的综合汇报结果 | 第40-44页 |
| ·本章小结 | 第44-46页 |
| 第五章 基于FNT的多项式模乘电路的ASIC后端实现 | 第46-68页 |
| ·后端设计流程 | 第46-47页 |
| ·标准单元库的准备 | 第47-48页 |
| ·版图的整体规划 | 第48-52页 |
| ·版图的布局布线 | 第52-60页 |
| ·版图的静态时序分析 | 第60-65页 |
| ·版图的形式验证 | 第65-66页 |
| ·本章小结 | 第66-68页 |
| 第六章 基于FNT的多项式模乘电路的ASIC测试 | 第68-86页 |
| ·芯片可测性设计研究现状 | 第68页 |
| ·目前国际上通用的集成电路的可测性设计技术 | 第68-69页 |
| ·扫描设计方法包括完全扫描设计、部分扫描设计和边界扫描(BS)设计 | 第69-71页 |
| ·测试平台PCB设计 | 第71-74页 |
| ·FPGA器件 | 第74-76页 |
| ·ASIC测试 | 第76-85页 |
| ·本章小结 | 第85-86页 |
| 第七章 总结与展望 | 第86-88页 |
| ·论文小结 | 第86页 |
| ·展望 | 第86-88页 |
| 攻读硕士学位期间发表的学术论文目录 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93页 |
