| 图目录 | 第1-9页 |
| 表目录 | 第9-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| §1.1 课题的研究背景 | 第12页 |
| §1.2 分支预测技术与分支目标缓冲器BTB简介 | 第12-15页 |
| §1.2.1 分支预测技术简介 | 第12-13页 |
| §1.2.2 分支目标缓冲器BTB简介 | 第13-15页 |
| §1.3 课题研究的主要内容 | 第15页 |
| §1.4 本论文的结构 | 第15-16页 |
| §1.5 本论文的研究成果 | 第16-17页 |
| 第二章 动态分支预测技术概述 | 第17-28页 |
| §2.1 典型的动态分支预测技术 | 第17-21页 |
| §2.1.1 一位／两位分支预测 | 第17-18页 |
| §2.1.2 基于相关的分支预测 | 第18页 |
| §2.1.3 两级自适应分支预测 | 第18-20页 |
| §2.1.4 gshare和gselect分支预测 | 第20页 |
| §2.1.5 混合分支预测 | 第20-21页 |
| §2.2 几种新的分支预测算法 | 第21-25页 |
| §2.2.1 基于布尔公式的分支预测 | 第21-22页 |
| §2.2.2 FAB预测器 | 第22-23页 |
| §2.2.3 使用感知器的动态分支预测方法 | 第23-25页 |
| §2.3 X微处理器对分支预测机制的选择 | 第25-27页 |
| §2.4 小结 | 第27-28页 |
| 第三章 X微处理器分支预测模型和BTB结构设计 | 第28-55页 |
| §3.1 X微处理器简介 | 第28-30页 |
| §3.1.1 X微处理器的主要部件 | 第28-29页 |
| §3.1.2 X微处理器的流水线结构 | 第29-30页 |
| §3.2 X微处理器对分支指令的处理 | 第30-34页 |
| §3.2.1 不预测时对分支指令的处理 | 第30页 |
| §3.2.2 对预测的分支指令的处理 | 第30-34页 |
| §3.3 BTB体的结构设计和项的设置 | 第34-37页 |
| §3.3.1 多体多路BTB的结构设计 | 第34-36页 |
| §3.3.2 BTB项的设计 | 第36-37页 |
| §3.4 BTB项的分配与替换方法 | 第37-40页 |
| §3.4.1 BTB项的分配 | 第37-40页 |
| §3.4.2 BTB项的替换 | 第40页 |
| §3.5 BTB的查找和对分支指令的预测 | 第40-44页 |
| §3.5.1 对多体多路结构BTB的查找和预测 | 第40-42页 |
| §3.5.2 体优先权选择电路 | 第42页 |
| §3.5.3 真命中 | 第42-44页 |
| §3.6 BTB对分支指令的预测方法 | 第44-48页 |
| §3.6.1 BTB对条件跳转类分支指令的预测方法 | 第44-48页 |
| §3.6.2 BTB对非条件跳转类分支指令的预测方法 | 第48页 |
| §3.7 BTB项的更新 | 第48-51页 |
| §3.7.1 BTB项的快速更新 | 第48-49页 |
| §3.7.2 对条件跳转和非条件跳转指令项的更新 | 第49-51页 |
| §3.8 返回栈RSB | 第51-54页 |
| §3.8.1 双RSB的结构 | 第52-53页 |
| §3.8.2 双RSB的工作过程 | 第53-54页 |
| §3.9 小结 | 第54-55页 |
| 第四章 X微处理器分支预测电路的功能验证 | 第55-64页 |
| §4.1 分支预测电路的功能验证方法 | 第55-56页 |
| §4.2 分支预测电路模块级的模拟验证 | 第56-59页 |
| §4.2.1 对模块各种工作状态的模拟 | 第56-57页 |
| §4.2.2 对模块时序的模拟 | 第57-58页 |
| §4.2.3 涉及信号间相关性的模拟 | 第58页 |
| §4.2.4 模块级模拟验证结论 | 第58-59页 |
| §4.3 分支预测电路系统级的功能验证 | 第59-63页 |
| §4.3.1 对新项分配的验证 | 第59-60页 |
| §4.3.2 对BTB查找及预测的测试 | 第60-62页 |
| §4.3.3 对BTB项替换的验证 | 第62页 |
| §4.3.4 系统级功能验证结论 | 第62-63页 |
| §4.4 小结 | 第63-64页 |
| 第五章 大容量BTB的实现和两种容量BTB的性能比较 | 第64-75页 |
| §5.1 容量为4K项的BTB结构设计 | 第65-68页 |
| §5.1.1 BTB体、组、路的确定 | 第65-66页 |
| §5.1.2 新结构BTB体内项的设置 | 第66-67页 |
| §5.1.3 新结构BTB的工作机制 | 第67页 |
| §5.1.4 两种容量BTB的硬件实现代价 | 第67-68页 |
| §5.2 新结构BTB主要模块的实现方法 | 第68-73页 |
| §5.2.1 BTB的体模块 | 第68-71页 |
| §5.2.2 体的写控制模块 | 第71页 |
| §5.2.3 体的读出控制模块 | 第71-73页 |
| §5.3 两种容量BTB的性能比较 | 第73-74页 |
| §5.4 小结 | 第74-75页 |
| 第六章 结束语 | 第75-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士期间发表的论文 | 第78-79页 |
| 参考文献 | 第79-81页 |
