基于DM6467 DSP处理器的多通道H.264视频编码软件设计
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-9页 |
| 目次 | 第9-12页 |
| 绪论 | 第12-18页 |
| 课题背景及意义 | 第12-13页 |
| 相关技术介绍 | 第13-16页 |
| 视频编解码标准概述 | 第13-15页 |
| DSP处理器概述 | 第15-16页 |
| 课题内容与论文结构 | 第16-18页 |
| 课题内容 | 第16页 |
| 论文结构 | 第16-18页 |
| H.264标准分析 | 第18-32页 |
| ·视频压缩原理 | 第18-22页 |
| 基本概念 | 第18-19页 |
| 视频压缩理论基础 | 第19-20页 |
| 常用方法 | 第20-22页 |
| ·H.264总体架构 | 第22-24页 |
| ·H.264编码器 | 第22-23页 |
| ·H.264解码器 | 第23-24页 |
| ·H.264核心技术 | 第24-31页 |
| ·帧内预测 | 第24-26页 |
| ·帧间预测 | 第26-28页 |
| ·整数变换与量化 | 第28-29页 |
| ·熵编码 | 第29-30页 |
| ·环路滤波 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| DM6467处理器简介 | 第32-41页 |
| DM6467组成 | 第32-34页 |
| 存储器映射 | 第34-35页 |
| HDVICP介绍 | 第35-36页 |
| DaVinci软件开发环境 | 第36-40页 |
| DSP/BIOS介绍 | 第37-38页 |
| BSL与CSL | 第38页 |
| 软件开发流程 | 第38-40页 |
| 本章小结 | 第40-41页 |
| 多通道编码器设计 | 第41-57页 |
| 功能需求 | 第41-42页 |
| 系统架构 | 第42-43页 |
| XDAIS接口 | 第43-45页 |
| 编码器框架的设计 | 第45-48页 |
| 总体控制流程 | 第45-47页 |
| 编码器主体流水线函数 | 第47页 |
| DSP+ARM双核编码架构 | 第47-48页 |
| HDVICP并行编码架构设计 | 第48-53页 |
| HDVICP与H.264 | 第48-50页 |
| HDVICP加速引擎的使用 | 第50-51页 |
| 并行编码流水线 | 第51-53页 |
| 数据流设计 | 第53-56页 |
| 存储器分配 | 第53页 |
| EDMA数据搬运 | 第53-55页 |
| Cache设置 | 第55-56页 |
| 本章小结 | 第56-57页 |
| 多通道编码器优化及测试 | 第57-73页 |
| 编译选项及指令优化 | 第57-60页 |
| 编译选项优化 | 第57-58页 |
| Intrinsics优化 | 第58-60页 |
| 数据流优化 | 第60-65页 |
| EDMA优化 | 第60-62页 |
| Cache优化 | 第62-65页 |
| 负载均衡 | 第65-69页 |
| 运动搜索优化 | 第65-66页 |
| 线性汇编优化 | 第66-68页 |
| 核间交互优化 | 第68-69页 |
| 编码器测试 | 第69-72页 |
| 效率测试 | 第70-71页 |
| 质量测试 | 第71-72页 |
| 本章小结 | 第72-73页 |
| 总结和展望 | 第73-75页 |
| 总结 | 第73-74页 |
| 展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 作者简历 | 第79页 |
