| 第一章 概述 | 第1-17页 |
| 1．1 回波消除器概述 | 第9-15页 |
| 1．1．1 回波产生原因 | 第9-11页 |
| 1．1．2 回波消除器的基本原理 | 第11-12页 |
| 1．1．3 回波消除器的用途 | 第12-14页 |
| 1．1．4 国内外研究现状 | 第14-15页 |
| 1．2 本文的研究内容及作者负责的工作 | 第15-17页 |
| 1．2．1 本设计的性能要求 | 第15页 |
| 1．2．2 开发过程简介及作者所做的工作 | 第15-17页 |
| 第二章 回波消除算法 | 第17-29页 |
| 2．1 自适应滤波算法 | 第18-20页 |
| 2．1．1 归一化的最小均方（NLMS）算法 | 第18-19页 |
| 2．1．2 变步长NLMS算法 | 第19-20页 |
| 2．2 远端信号检测算法 | 第20-21页 |
| 2．3 近端信号检测算法 | 第21-22页 |
| 2．4 舒适噪声产生 | 第22-23页 |
| 2．4．1 白噪声的产生 | 第22页 |
| 2．4．2 舒适噪声的产生 | 第22-23页 |
| 2．5 非线性处理（NLP）算法 | 第23-24页 |
| 2．5．1 参考近端检测结果的非线性处理（NLP）算法 | 第23页 |
| 2．5．2 残留回波与舒适噪声间平滑切换的基本算法 | 第23-24页 |
| 2．5．3 实用的非线性处理（NLP）算法 | 第24页 |
| 2．6 单音信号检测 | 第24-26页 |
| 2．6．1 2010Hz VPA信号的检测 | 第25页 |
| 2．6．2 2100Hz TD信号检测 | 第25-26页 |
| 2．6．3 2100Hz TDPR信号检测 | 第26页 |
| 2．7 程序流程简图 | 第26-27页 |
| 2．8 算法改造及ROM码点转换 | 第27-29页 |
| 第三章 ASIC技术及VetilogHDL语言简介 | 第29-36页 |
| 3．1 集成电路设计技术的发展 | 第29-30页 |
| 3．2 BOTTOM-UP与TOP-DOWN设计方法 | 第30-32页 |
| 3．2．1 Bottom-up的设计方法 | 第30-31页 |
| 3．2．2 Top-down的设计方法 | 第31-32页 |
| 3．3 典型的设计流程 | 第32-34页 |
| 3．4 Verilog HDL硬件描述语言 | 第34-35页 |
| 3．5 基于IP软核的设计 | 第35-36页 |
| 第四章 回波消除器的ASIC电路设计 | 第36-53页 |
| 4．1 总体结构说明 | 第36-39页 |
| 4．1．1 总体结构概述 | 第36-38页 |
| 4．1．2 芯片内部数据流图 | 第38-39页 |
| 4．2 DSP CORE模块功能描述 | 第39-40页 |
| 4．3 DSP CORE模块功能实现 | 第40-53页 |
| 4．3．1 ALU模块设计 | 第40-41页 |
| 4．3．2 ROM模块设计 | 第41-42页 |
| 4．3．3 SRAM和外部寄存器模块实现 | 第42-46页 |
| 4．3．4 Decoder译码器模块 | 第46-53页 |
| 第五章 仿真综合及测试结果 | 第53-65页 |
| 5．1 仿真综合及其他流程 | 第53-56页 |
| 5．2 客观测试结果 | 第56-59页 |
| 5．3 主观测试结果 | 第59-64页 |
| 5．4 实验结论 | 第64-65页 |
| 结束语 | 第65-66页 |
| 英文缩写对照 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 个人简历 | 第71页 |
