DVI视频信息反截获硬件系统设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·信息安全与计算机TEMPEST 技术概况 | 第7-8页 |
| ·总体研究思路 | 第8-11页 |
| 第二章 DVI 视频系统研究与截获原理 | 第11-19页 |
| ·DVI 视频系统工作原理 | 第11-16页 |
| ·DVI 视频系统 | 第11-12页 |
| ·TMDS 编码以及信号特征 | 第12-14页 |
| ·TMDS 数据与时钟 | 第14-16页 |
| ·DVI 接口的分类 | 第16页 |
| ·数字视频信息截获原理 | 第16-19页 |
| 第三章 DVI 视频信息反截获原理研究 | 第19-27页 |
| ·伪随机序列 | 第19-23页 |
| ·信噪比 | 第19-20页 |
| ·白噪声和伪随机序列 | 第20-23页 |
| ·随机置乱技术 | 第23-27页 |
| 第四章 基于FPGA 的硬件原理设计 | 第27-49页 |
| ·DVI 视频信息反截获硬件组成与工作原理 | 第27-28页 |
| ·DVI 视频信息防泄漏系统关键器件的选型 | 第28-32页 |
| ·TMDS 解码芯片 | 第28-30页 |
| ·TMDS 编码芯片 | 第30页 |
| ·FPGA 芯片XC3S500E | 第30-32页 |
| ·PROM 芯片XCF04S | 第32页 |
| ·基于硬件的伪随机序列研究 | 第32-35页 |
| ·乘余法产生伪随机序列 | 第32-34页 |
| ·线性反馈移位寄存器产生伪随机序列 | 第34-35页 |
| ·基于XC3S500E FPGA 的程序设计 | 第35-49页 |
| ·Verilog HDL 硬件描述语言 | 第35-37页 |
| ·使用Verilog 语言实现伪随机序列产生器 | 第37-41页 |
| ·FPGA 时序优化 | 第41-49页 |
| 第五章 硬件处理卡的PCB 设计 | 第49-87页 |
| ·硬件处理卡的设计流程 | 第49-52页 |
| ·信号完整性设计 | 第52-68页 |
| ·传输线的串扰 | 第52-55页 |
| ·传输线的反射 | 第55-58页 |
| ·多层PCB 的信号回路与过孔设计 | 第58-61页 |
| ·差分线特性阻抗及其拓扑结构 | 第61-68页 |
| ·电源完整性设计 | 第68-79页 |
| ·电源分配系统（PDS）的设计 | 第69-73页 |
| ·电源平面与地平面间谐振的抑制 | 第73-79页 |
| ·电磁兼容（EMC 和EMI）设计 | 第79-87页 |
| ·电源设计 | 第79-81页 |
| ·参考平面的完整性 | 第81-83页 |
| ·ESD 设计 | 第83-84页 |
| ·布局布线 | 第84-87页 |
| 第六章 DVI 视频信息反截获硬件处理卡测试验证 | 第87-97页 |
| ·信号完整性测试与分析 | 第87-95页 |
| ·DVI 视频信息反截获硬件系统测试 | 第95-97页 |
| 第七章 总结与展望 | 第97-99页 |
| ·全文总结 | 第97页 |
| ·进一步研究的思路 | 第97-99页 |
| 致谢 | 第99-100页 |
| 参考文献 | 第100-104页 |
| 研究成果 | 第104-105页 |
