| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·SOC 设计的发展现状 | 第9-10页 |
| ·国内外SOC 技术的研究及应用现状 | 第9-10页 |
| ·SOC 设计技术的挑战 | 第10页 |
| ·IP 核复用技术的产业现状[2][4] | 第10-12页 |
| ·IP 内核产业的三类主体 | 第11页 |
| ·设计复用相关的组织[5] | 第11-12页 |
| ·课题研究的意义 | 第12-13页 |
| ·本文的章节安排和主要内容 | 第13-14页 |
| 第2章 技术背景 | 第14-18页 |
| ·SOC 的设计方法 | 第14-15页 |
| ·SOC 的定义 | 第14页 |
| ·SOC 的设计流程 | 第14-15页 |
| ·IP 核和IP 复用技术 | 第15-16页 |
| ·IP 内核的三种类型 | 第15页 |
| ·IP 复用技术 | 第15-16页 |
| ·IP 软核的设计流程 | 第16-17页 |
| ·IP 软核的设计过程 | 第16-17页 |
| ·IP 核的设计原则 | 第17页 |
| ·本章小结 | 第17-18页 |
| 第3章 片上总线及相关协议分析 | 第18-28页 |
| ·片上总线综述 | 第18页 |
| ·三种常用片上总线介绍 | 第18-24页 |
| ·Wishbone 总线 | 第18-19页 |
| ·CoreConnect 总线 | 第19-21页 |
| ·AMBA 总线 | 第21-24页 |
| ·SPI 协议 | 第24-27页 |
| ·SPI 信号线 | 第24页 |
| ·SPI 的主从模式 | 第24-25页 |
| ·SPI 系统构成 | 第25页 |
| ·SPI 时序 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 SPI 可复用IP 核的设计和实现 | 第28-48页 |
| ·设计目标 | 第28页 |
| ·模块划分 | 第28-33页 |
| ·顶层设计 | 第28-30页 |
| ·模块划分和接口信号描述 | 第30-33页 |
| ·寄存器设置 | 第33-34页 |
| ·IP 核的 Verilog HDL 实现 | 第34-47页 |
| ·Verilog HDL 简介 | 第34-35页 |
| ·设计思路 | 第35页 |
| ·时钟、寄存器和中断模块的设计 | 第35-38页 |
| ·子模块 APB interface 的设计 | 第38-40页 |
| ·子模块 RxFIFO 的设计 | 第40-42页 |
| ·子模块 Transmit/Receive Logic 的设计 | 第42-47页 |
| ·小结 | 第47-48页 |
| 第5章 仿真验证 | 第48-56页 |
| ·仿真原理概述 | 第48页 |
| ·测试代码设计 | 第48-51页 |
| ·仿真结果分析 | 第51-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 致谢 | 第59-60页 |
| 攻读硕士学位期间发表的论文 | 第60页 |