| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.2.1 国内研究现状 | 第10页 |
| 1.2.2 国外研究现状 | 第10-11页 |
| 1.3 课题的主要研究内容 | 第11-13页 |
| 第二章 基于ARM-FPGA构建的PLC系统 | 第13-20页 |
| 2.1 PLC工作原理 | 第13-14页 |
| 2.2 基于ARM-FPGA构建的PLC系统 | 第14-15页 |
| 2.3 FPGA开发流程和设计特点 | 第15-16页 |
| 2.4 PLC系统的FPGA控制模块功能分析 | 第16-18页 |
| 2.4.1 FPGA控制模块中各个模块功能分析 | 第16-18页 |
| 2.4.2 FPGA控制模块IP核的封装与端口描述 | 第18页 |
| 2.5 FPGA芯片的对比与选择 | 第18-19页 |
| 2.6 本章小结 | 第19-20页 |
| 第三章 ARM与 FPGA接口电路与指令设计 | 第20-41页 |
| 3.1 ARM与 FPGA接口电路IP核设计方案 | 第20-23页 |
| 3.1.1 锁相环电路模块设计 | 第21-22页 |
| 3.1.2 双口RAM的电路模块设计 | 第22-23页 |
| 3.1.3 FPGA内部控制器从双口RAM读写时序 | 第23页 |
| 3.2 双口RAM接口电路封装与连接 | 第23-24页 |
| 3.3 双口RAM配置分配 | 第24-26页 |
| 3.3.1 存储区的分配 | 第24-25页 |
| 3.3.2 运算结果、实时数据存储格式 | 第25-26页 |
| 3.3.3 指令存储格式 | 第26页 |
| 3.4 FPGA功能模块指令格式 | 第26-32页 |
| 3.4.1 FPGA功能模块地址分配 | 第27页 |
| 3.4.2 输入采集模块和输出刷新模块指令格式 | 第27-28页 |
| 3.4.3 逻辑运算模块的指令格式 | 第28-29页 |
| 3.4.4 定时器模块的指令格式 | 第29-30页 |
| 3.4.5 计数器模块的指令格式 | 第30-32页 |
| 3.5 FPGA侧对ARM侧指令转换 | 第32-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 逻辑运算控制模块IP核设计 | 第41-46页 |
| 4.1 逻辑运算模块电路的设计 | 第42-43页 |
| 4.2 逻辑运算功能模块的封装与连接 | 第43-44页 |
| 4.3 FPGA控制器对逻辑运算模块操作时序分析 | 第44-45页 |
| 4.4 本章小结 | 第45-46页 |
| 第五章 PLC的输入采集与输出刷新 | 第46-58页 |
| 5.1 输入采集电路模块 | 第46-51页 |
| 5.1.1 输入采集模块的功能分析 | 第46-47页 |
| 5.1.2 输入模块结构设计 | 第47-48页 |
| 5.1.3 FPGA控制器对输入模块操作时序分析 | 第48-49页 |
| 5.1.4 输入模块电路的连接与封装 | 第49-51页 |
| 5.2 输出刷新电路模块 | 第51-57页 |
| 5.2.1 输出刷新电路模块的功能分析 | 第51-52页 |
| 5.2.2 输出模块电路结构设计 | 第52-54页 |
| 5.2.3 FPGA控制器对输入模块操作时序分析 | 第54-55页 |
| 5.2.4 输出模块电路的连接与封装 | 第55-57页 |
| 5.3 本章小结 | 第57-58页 |
| 第六章 功能的仿真与验证 | 第58-67页 |
| 6.1 FPGA的仿真与配置 | 第58-59页 |
| 6.1.1 仿真方法 | 第58页 |
| 6.1.2 配置方法 | 第58-59页 |
| 6.2 FPGA功能模块的仿真验证 | 第59-67页 |
| 6.2.1 FPGA与 ARM接口电路的功能仿真 | 第59-60页 |
| 6.2.2 FPGA与 ARM接口电路的板级测试 | 第60-63页 |
| 6.2.3 逻辑运算模块的仿真 | 第63-67页 |
| 第七章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录 | 第71-74页 |
| 发表论文和参加科研情况说明 | 第74-75页 |
| 致谢 | 第75页 |