| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及研究意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.4 论文组织结构 | 第12-14页 |
| 第二章 SigmaDeltaADC概述 | 第14-28页 |
| 2.1 模数转换器的基本原理 | 第14-19页 |
| 2.1.1 采样 | 第14-15页 |
| 2.1.2 量化 | 第15-16页 |
| 2.1.3 模数转换器的性能指标 | 第16-17页 |
| 2.1.4 常见的列级ADC结构 | 第17-19页 |
| 2.2 SigmaDelta调制器的基本原理 | 第19-21页 |
| 2.2.1 过采样原理 | 第19-20页 |
| 2.2.2 噪声整形原理 | 第20-21页 |
| 2.2.3 量化器和反馈DAC | 第21页 |
| 2.3 SigmaDelta调制器的基本结构 | 第21-26页 |
| 2.3.1 单环SigmaDelta调制器 | 第21-25页 |
| 2.3.2 级联SigmaDelta调制器 | 第25-26页 |
| 2.4 数字抽取滤波器 | 第26-27页 |
| 2.4.1 级联积分梳状滤波器 | 第26-27页 |
| 2.4.2 半带滤波器 | 第27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 列级SigmaDeltaADC的系统设计 | 第28-42页 |
| 3.1 ADC需求分析 | 第28页 |
| 3.2 调制器结构参数的设计 | 第28-34页 |
| 3.2.1 量化器位数的选择 | 第28-29页 |
| 3.2.2 调制阶数和过采样率的选择 | 第29-30页 |
| 3.2.3 拓扑结构的选择 | 第30-32页 |
| 3.2.4 结构参数的确定 | 第32-34页 |
| 3.3 调制器非理想因数分析 | 第34-40页 |
| 3.3.1 时钟抖动 | 第34页 |
| 3.3.2 采样开关噪声 | 第34-36页 |
| 3.3.3 运放有限增益的影响 | 第36-38页 |
| 3.3.4 运放有限带宽和摆率的影响 | 第38-39页 |
| 3.3.5 所有非理想因数整体仿真 | 第39-40页 |
| 3.4 本章小结 | 第40-42页 |
| 第四章 列级SigmaDeltaADC的电路设计和仿真 | 第42-62页 |
| 4.1 SigmaDelta调制器整体电路结构 | 第42页 |
| 4.2 增量型工作方式 | 第42-43页 |
| 4.3 积分器电路设计 | 第43-53页 |
| 4.3.1 电容设计 | 第45-46页 |
| 4.3.2 开关设计 | 第46-48页 |
| 4.3.3 反相器的设计 | 第48-53页 |
| 4.4 调制器其它电路设计 | 第53-55页 |
| 4.4.1 量化器电路设计 | 第53-54页 |
| 4.4.2 前馈求和电路设计 | 第54-55页 |
| 4.4.3 两相非交叠时钟电路设计 | 第55页 |
| 4.5 调制器的整体仿真 | 第55-56页 |
| 4.6 数字抽取滤波器的设计 | 第56-59页 |
| 4.6.1 实现方式 | 第56-57页 |
| 4.6.2 两级数字积分器设计 | 第57-58页 |
| 4.6.3 时序设计 | 第58-59页 |
| 4.7 ADC整体性能仿真 | 第59-60页 |
| 4.8 本章小结 | 第60-62页 |
| 第五章 版图设计与芯片测试 | 第62-74页 |
| 5.1 版图设计 | 第62-64页 |
| 5.1.1 版图设计考虑 | 第62-64页 |
| 5.1.2 版图的布局考虑 | 第64页 |
| 5.2 电路版图 | 第64-66页 |
| 5.2.1 调制器版图 | 第64-66页 |
| 5.2.2 数字抽取滤波器版图 | 第66页 |
| 5.3 版图后仿真 | 第66-68页 |
| 5.4 芯片初步测试 | 第68-72页 |
| 5.4.1 测试系统设计 | 第69页 |
| 5.4.2 PCB测试板设计 | 第69-70页 |
| 5.4.3 初步测试结果 | 第70-72页 |
| 5.5 本章小结 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 工作总结 | 第74-75页 |
| 6.2 工作展望 | 第75-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间发表的论文 | 第82页 |