| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景与意义 | 第9-12页 |
| 1.1.1 视频编码技术的研究意义和发展历程 | 第9-10页 |
| 1.1.2 软硬件视频编码器 | 第10-11页 |
| 1.1.3 硬件设计中的并行处理技术 | 第11-12页 |
| 1.1.4 硬件设计平台 | 第12页 |
| 1.2 论文主要工作及章节安排 | 第12-14页 |
| 第二章 HEVC编码技术 | 第14-24页 |
| 2.1 HEVC编码框架 | 第14页 |
| 2.2 HEVC树形编码块 | 第14-16页 |
| 2.2.1 编码单元CU | 第14-15页 |
| 2.2.2 预测单元PU | 第15页 |
| 2.2.3 变换单元TU | 第15-16页 |
| 2.3 HEVC预测编码 | 第16-22页 |
| 2.3.1 帧内预测 | 第16-21页 |
| 2.3.2 帧间预测 | 第21-22页 |
| 2.4 HEVC变换与量化 | 第22页 |
| 2.5 本章小结 | 第22-24页 |
| 第三章 HEVC帧内模式选择模块 | 第24-73页 |
| 3.1 概述 | 第24-25页 |
| 3.2 模块的整体架构 | 第25-26页 |
| 3.3 模式遍历方案和PU划分流程的设计 | 第26-40页 |
| 3.3.1 模式和PU划分的选择准则 | 第26-29页 |
| 3.3.2 按行(列)模式遍历方式 | 第29-31页 |
| 3.3.3 重构像素的等效替代 | 第31-38页 |
| 3.3.4 PU划分流程的优化设计 | 第38-40页 |
| 3.4 低消耗的参考像素的选择方案 | 第40-46页 |
| 3.4.1 HEVC帧内预测的参考像素选择规律 | 第40-45页 |
| 3.4.2 从固定位置获取参考像素的选择方案 | 第45-46页 |
| 3.5 存储电路的设计 | 第46-53页 |
| 3.5.1 原始像素存储电路 | 第47-48页 |
| 3.5.2 参考像素的存储电路 | 第48-53页 |
| 3.6 预测像素和残差绝对值计算电路的设计 | 第53-56页 |
| 3.6.1 预测像素计算电路的设计 | 第53-56页 |
| 3.6.2 残差绝对值计算电路的设计 | 第56页 |
| 3.7 SAD累加电路的设计 | 第56-58页 |
| 3.8 比较电路的优化 | 第58-60页 |
| 3.9 电路的复用方案 | 第60-62页 |
| 3.9.1 角度模式之间的复用 | 第60-61页 |
| 3.9.2 不同像素块之间的复用 | 第61-62页 |
| 3.10 针对4x4像素块的模式遍历对电路进一步改进设计 | 第62-67页 |
| 3.10.1 双支路模式遍历电路 | 第62-63页 |
| 3.10.2 4x4像素块模式遍历支路的设计 | 第63-67页 |
| 3.11 实验结果和分析 | 第67-72页 |
| 3.11.1 功能仿真 | 第67-70页 |
| 3.11.2 FPGA综合结果 | 第70-72页 |
| 3.12 本章小结 | 第72-73页 |
| 第四章 HEVC帧内编码环路中的模块设计 | 第73-102页 |
| 4.1 概述 | 第73-74页 |
| 4.2 HEVC帧内预测模块 | 第74-82页 |
| 4.2.1 帧内预测模块的结构设计 | 第74-77页 |
| 4.2.2 帧内预测模块的实验结果 | 第77-82页 |
| 4.3 HEVC整数DCT、变换模块 | 第82-94页 |
| 4.3.1 离散余弦换 | 第82-83页 |
| 4.3.2 HEC整数DCT变换 | 第83-84页 |
| 4.3.3 整数DCT变换模块的硬件设计 | 第84-91页 |
| 4.3.4 整数DCT变换模块的实验结果 | 第91-94页 |
| 4.4 HEVC量化模块 | 第94-101页 |
| 4.4.1 HEVC中的量化 | 第94-97页 |
| 4.4.2 量化模块的硬件设计 | 第97-100页 |
| 4.4.3 量化模块的实验结果 | 第100-101页 |
| 4.5 本章小结 | 第101-102页 |
| 总结与展望 | 第102-104页 |
| 参考文献 | 第104-107页 |
| 致谢 | 第107-108页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第108页 |