| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-22页 |
| 1.1 功率半导体器件与SOI技术 | 第10-13页 |
| 1.1.1 功率器件简介 | 第10-11页 |
| 1.1.2 SOI技术概述 | 第11-13页 |
| 1.2 SOI横向功率器件耐压技术的发展 | 第13-18页 |
| 1.2.1 纵向耐压技术的发展 | 第13-16页 |
| 1.2.2 横向耐压技术的发展 | 第16-18页 |
| 1.3 LDMOS耐压模型的研究进展 | 第18-20页 |
| 1.4 本文的主要工作 | 第20-22页 |
| 第2章 SOI LDMOS基础耐压理论与模型的研究 | 第22-35页 |
| 2.1 SOI LDMOS器件耐压理论分析 | 第22-24页 |
| 2.1.1 SOI LDMOS器件击穿分析 | 第22-23页 |
| 2.1.2 SOI LDMOS横向耐压理论 | 第23页 |
| 2.1.3 SOI LDMOS纵向耐压理论 | 第23-24页 |
| 2.2 场终端技术 | 第24-27页 |
| 2.2.1 RESURF技术 | 第24-25页 |
| 2.2.2 场板技术 | 第25-26页 |
| 2.2.3 横向变掺杂技术 | 第26-27页 |
| 2.3 SOI LDMOS场势模型 | 第27-34页 |
| 2.3.1 横向变掺杂SOI LDMOS场势模型的建立 | 第27-30页 |
| 2.3.2 横向均匀掺杂SOI LDMOS场势模型的建立 | 第30-32页 |
| 2.3.3 横向阶梯掺杂SOI LDMOS场势模型的建立 | 第32-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第3章 BPL SOI LDMOS器件耐压模型 | 第35-55页 |
| 3.1 BPL SOI LDMOS器件简介 | 第35-36页 |
| 3.2 BPL SOI LDMOS器件模型推导 | 第36-47页 |
| 3.2.1 模型选择判据的推导 | 第37-40页 |
| 3.2.2 类体硅结构场势及耐压模型的建立 | 第40-43页 |
| 3.2.3 等效漂移区结构场势及耐压模型的建立 | 第43-47页 |
| 3.3 BPL SOI LDMOS场势及耐压模型的分析与验证 | 第47-54页 |
| 3.3.1 场势模型的分析与讨论 | 第47-48页 |
| 3.3.2 击穿电压模型的分析与讨论 | 第48-50页 |
| 3.3.3 模型的验证 | 第50-54页 |
| 3.4 本章小结 | 第54-55页 |
| 第4章 场板BPL SOI LDMOS表面场势模型 | 第55-69页 |
| 4.1 栅场板BPL SOI LDMOS表面场势模型 | 第55-60页 |
| 4.1.1 表面场势模型的建立 | 第55-58页 |
| 4.1.2 表面场势模型的验证 | 第58-60页 |
| 4.2 漏场板BPL SOI LDMOS表面场势模型 | 第60-63页 |
| 4.2.1 表面场势模型的建立 | 第60-62页 |
| 4.2.2 表面场势模型的验证 | 第62-63页 |
| 4.3 栅漏场板BPL SOI LDMOS表面场势模型 | 第63-67页 |
| 4.3.1 表面场势模型的建立 | 第63-65页 |
| 4.3.2 表面场势模型的验证 | 第65-67页 |
| 4.4 场板结构对表面场势影响的讨论 | 第67-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第5章 纵向变掺杂SOI LDMOS场势模型 | 第69-77页 |
| 5.1 BNL SOI LDMOS场势模型 | 第69-71页 |
| 5.1.1 表面场势模型的建立 | 第69-70页 |
| 5.1.2 表面场势模型的验证 | 第70-71页 |
| 5.2 P-top层SOI LDMOS场势模型 | 第71-73页 |
| 5.2.1 表面场势模型的建立 | 第71-72页 |
| 5.2.2 表面场势模型的验证 | 第72-73页 |
| 5.3 NP双top层SOI LDMOS场势模型 | 第73-75页 |
| 5.3.1 表面场势模型的建立 | 第73-74页 |
| 5.3.2 表面场势模型的验证 | 第74-75页 |
| 5.4 P-top与NP双top两种结构表面场势的讨论 | 第75页 |
| 5.5 本章小结 | 第75-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-85页 |
| 附录 | 第85页 |
