分布式数据采集传输系统设计与实现
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 1 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-11页 |
| 1.2 数据传输总线发展现状 | 第11-13页 |
| 1.3 课题研究内容及章节架构 | 第13-15页 |
| 2 系统指标及其总体方案设计 | 第15-22页 |
| 2.1 系统要求及分析 | 第15-16页 |
| 2.2 系统总体设计方案 | 第16-17页 |
| 2.3 USB3.0通信协议概述 | 第17-21页 |
| 2.3.1 USB3.0总线系统 | 第18-20页 |
| 2.3.2 USB3.0总线拓扑结构 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 多节点数据传输单元设计 | 第22-37页 |
| 3.1 MLVDS总线传输特性 | 第22-26页 |
| 3.1.1 MLVDS总线类型及拓扑结构 | 第23-25页 |
| 3.1.2 TIA/EIA-899标准 | 第25-26页 |
| 3.2 多节点传输单元的硬件实现 | 第26-29页 |
| 3.2.1 MLVDS接口硬件电路设计 | 第27-28页 |
| 3.2.2 MLVDS接口高速阻抗匹配原则 | 第28-29页 |
| 3.3 多节点传输总线设计 | 第29-33页 |
| 3.3.1 协议层结构划分 | 第29页 |
| 3.3.2 物理层设计 | 第29-30页 |
| 3.3.3 数据链路层设计 | 第30-33页 |
| 3.4 多节点传输总线控制器设计 | 第33-36页 |
| 3.4.1 主节点状态机 | 第33-35页 |
| 3.4.2 从节点状态机 | 第35-36页 |
| 3.4.3 总线故障诊断状态机 | 第36页 |
| 3.5 本章小结 | 第36-37页 |
| 4 多链路数据传输单元的设计与实现 | 第37-65页 |
| 4.1 系统硬件总体架构 | 第37-38页 |
| 4.2 主要芯片选择 | 第38-43页 |
| 4.2.1 USB3.0接口芯片 | 第38-39页 |
| 4.2.2 USBHub芯片 | 第39-40页 |
| 4.2.3 主控芯片 | 第40-42页 |
| 4.2.4 DDR3SDRAM | 第42-43页 |
| 4.3 硬件电路设计 | 第43-51页 |
| 4.3.1 电源管理模块设计 | 第43-45页 |
| 4.3.2 时钟电路设计 | 第45-47页 |
| 4.3.3 DDR3缓存电路设计 | 第47页 |
| 4.3.4 USB3.0接口电路设计 | 第47-49页 |
| 4.3.5 USBHub互联电路接口设计 | 第49-51页 |
| 4.4 USB3.0数据传输逻辑设计 | 第51-57页 |
| 4.4.1 USB3.0同步从FIFO接口模块 | 第51-53页 |
| 4.4.2 DDR3数据缓存控制模块设计 | 第53-55页 |
| 4.4.3 DDR3缓存接口逻辑设计 | 第55-57页 |
| 4.5 分布式链路传输逻辑设计 | 第57-58页 |
| 4.6 USB固件程序设计 | 第58-64页 |
| 4.6.1 FX3固件设计流程 | 第59-61页 |
| 4.6.2 DMA通道 | 第61-62页 |
| 4.6.3 GPIFII接口设计 | 第62-63页 |
| 4.6.4 HX3固件设计流程 | 第63-64页 |
| 4.7 本章小结 | 第64-65页 |
| 5 传输系统测试及结果分析 | 第65-73页 |
| 5.1 测试平台搭建 | 第65-66页 |
| 5.2 系统性能指标测试 | 第66-72页 |
| 5.2.1 堆叠式多节点数据传输单元传输测试 | 第66-69页 |
| 5.2.2 分布式多链路数据传输单元传输测试 | 第69-72页 |
| 5.3 本章小结 | 第72-73页 |
| 6 总结与展望 | 第73-75页 |
| 6.1 总结 | 第73页 |
| 6.2 展望 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士期间主要研究工作及所取得的研究成果 | 第79-80页 |
| 致谢 | 第80-81页 |
