| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-21页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外在该方向的研究现状及分析 | 第9-19页 |
| 1.2.1 高速相机发展现状分析 | 第9-12页 |
| 1.2.2 相机接口发展现状分析 | 第12-15页 |
| 1.2.3 高速存储技术现状分析 | 第15-19页 |
| 1.3 论文主要内容 | 第19-21页 |
| 第2章 CAMERA LINK 接口技术原理 | 第21-39页 |
| 2.1 CHANNEL LINK 接口及低压差分信号技术 | 第21-24页 |
| 2.1.1 低压差分信号技术 | 第21-22页 |
| 2.1.2 低压差分信号技术的优点 | 第22-23页 |
| 2.1.3 CHANNEL LINK 接口 | 第23-24页 |
| 2.2 CAMERA LINK 接口原理 | 第24-31页 |
| 2.2.1 CAMERA LINK 基本结构 | 第24-26页 |
| 2.2.2 CAMERA LINK 接口相机信号 | 第26-28页 |
| 2.2.3 CAMERA LINK 接口的连接 | 第28-30页 |
| 2.2.4 CAMERA LINK 接口的芯片组 | 第30-31页 |
| 2.3 CAMERA LINK 接口的长线传输 | 第31-38页 |
| 2.3.1 SERDES 系统简介 | 第31-32页 |
| 2.3.2 CAMERA LINK 接口抖动分析 | 第32-36页 |
| 2.3.3 眼图 | 第36-37页 |
| 2.3.4 CAMERA LINK 接口在传输线上时的抖动测试 | 第37-38页 |
| 2.4 本章小结 | 第38-39页 |
| 第3章 CAMERA LINK 接口的数据传输与存储系统的功能设计 | 第39-66页 |
| 3.1 硬件逻辑顶层设计 | 第39-41页 |
| 3.2 相机控制模块 | 第41-46页 |
| 3.2.1 异步串行通信介绍 | 第41-42页 |
| 3.2.2 相机控制模块设计 | 第42-44页 |
| 3.2.3 相机控制模块验证 | 第44-46页 |
| 3.3 数据接收模块 | 第46-52页 |
| 3.3.1 相机数据时序介绍 | 第46-47页 |
| 3.3.2 数据接收模块设计 | 第47-52页 |
| 3.3.3 数据接收模块仿真 | 第52页 |
| 3.4 缓存控制模块 | 第52-60页 |
| 3.4.1 DDR2 SDRAM 芯片读写时序 | 第52-56页 |
| 3.4.2 缓存芯片控制器设计 | 第56-58页 |
| 3.4.3 缓存芯片控制的仿真 | 第58-60页 |
| 3.5 硬盘控制模块 | 第60-65页 |
| 3.5.1 SATA 协议简介 | 第60-62页 |
| 3.5.2 硬盘控制模块设计 | 第62-65页 |
| 3.6 本章小结 | 第65-66页 |
| 第4章 基于 CAMERA LINK 接口的数据传输与存储系统的控制电路设计 | 第66-77页 |
| 4.1 系统的基本组成 | 第66-67页 |
| 4.2 CAMERA LINK 接口电路 | 第67-69页 |
| 4.3 缓存电路 | 第69-71页 |
| 4.4 串口通信电路 | 第71-73页 |
| 4.5 硬盘的选择 | 第73-74页 |
| 4.6 FPGA 选型及外围电路 | 第74-76页 |
| 4.7 本章小结 | 第76-77页 |
| 结论 | 第77-78页 |
| 参考文献 | 第78-83页 |
| 致谢 | 第83页 |
