| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 引言 | 第8-13页 |
| 1.1 研究背景 | 第8-10页 |
| 1.2 研究现状和发展动态 | 第10-11页 |
| 1.3 论文研究的内容 | 第11-12页 |
| 1.4 本章小结 | 第12-13页 |
| 2 以太网技术简介和系统硬件设计 | 第13-32页 |
| 2.1 以太网技术简介 | 第13-16页 |
| 2.1.1 千兆以太网技术概述 | 第13页 |
| 2.1.2 TCP/IP 协议及其参考模型 | 第13-15页 |
| 2.1.3 UDP 协议和以太网数据帧 | 第15-16页 |
| 2.2 系统技术要求 | 第16-17页 |
| 2.3 系统设计思路 | 第17-18页 |
| 2.4 硬件设计方案研究 | 第18-20页 |
| 2.5 器件选择 | 第20-22页 |
| 2.5.1 FPGA 器件选择 | 第20-21页 |
| 2.5.2 ARM 器件选择 | 第21页 |
| 2.5.3 其他器件的选择 | 第21-22页 |
| 2.6 系统硬件设计 | 第22-30页 |
| 2.6.1 系统硬件结构 | 第22-23页 |
| 2.6.2 系统原理图设计 | 第23-30页 |
| 2.7 系统硬件电路板设计 | 第30-31页 |
| 2.8 本章小结 | 第31-32页 |
| 3 系统程序设计 | 第32-55页 |
| 3.1 FPGA 逻辑设计 | 第32-35页 |
| 3.1.1 FPGA 开发环境简介 | 第32页 |
| 3.1.2 数据采集模块的 FPGA 实现 | 第32-35页 |
| 3.1.3 FPGA 工作原理 | 第35页 |
| 3.2 ARM 程序设计 | 第35-45页 |
| 3.2.1 ARM 开发环境简介 | 第35-36页 |
| 3.2.2 数据采集卡控制协议及命令执行程序 | 第36-39页 |
| 3.2.3 数据存储区设计 | 第39-41页 |
| 3.2.4 ARM 工作流程 | 第41-45页 |
| 3.3 上位机软件设计 | 第45-54页 |
| 3.3.1 Visual Studio 2010 开发环境简介 | 第45页 |
| 3.3.2 Windows Sockets 编程 | 第45-47页 |
| 3.3.3 上位机软件主要功能 | 第47页 |
| 3.3.4 上位机软件启动流程 | 第47-49页 |
| 3.3.5 上位机程序工作流程和数据接收程序 | 第49-54页 |
| 3.4 本章小结 | 第54-55页 |
| 4 数据采集卡实验测试 | 第55-57页 |
| 5 结论 | 第57-58页 |
| 参考文献 | 第58-59页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第59-60页 |
| 致谢 | 第60页 |