| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题研究的目的和意义 | 第8页 |
| 1.2 星载计算机的发展和现状 | 第8-11页 |
| 1.2.1 国外星载计算机的发展 | 第9-11页 |
| 1.2.2 国内星载计算机的发展 | 第11页 |
| 1.3 论文背景及主要研究内容 | 第11-12页 |
| 1.4 论文的组织安排 | 第12-14页 |
| 2 计算机总体架构设计 | 第14-20页 |
| 2.1 航天任务对多处理器容错计算机的需求 | 第14页 |
| 2.2 星载容错计算机的总体设计技术 | 第14-15页 |
| 2.3 整机容错实现方法研究 | 第15-16页 |
| 2.4 处理器模块容错实现方法研究 | 第16-19页 |
| 2.5 本课题星载容错计算机整体架构选择 | 第19-20页 |
| 3 基于串行传输的重定向系统研究 | 第20-32页 |
| 3.1 重定向模块的功能 | 第20-21页 |
| 3.2 重定向系统数据传输方式研究 | 第21-24页 |
| 3.2.1 并行总线结构重定向系统 | 第21-22页 |
| 3.2.2 串行总线结构重定向系统 | 第22-23页 |
| 3.2.3 数据传输方式的选择 | 第23-24页 |
| 3.3 基于重定向的互连设计 | 第24-28页 |
| 3.3.1 重定向系统的双通道互连方式 | 第24-25页 |
| 3.3.2 信息交互设计方式 | 第25页 |
| 3.3.3 多处理器间采用双口RAM实现数据交换分析 | 第25-26页 |
| 3.3.4 读写工作机制 | 第26-27页 |
| 3.3.5 数据传输过程 | 第27-28页 |
| 3.4 同步时钟系统的实现 | 第28-29页 |
| 3.4.1 传输速度计算 | 第28-29页 |
| 3.4.2 同步时钟设计 | 第29页 |
| 3.5 容错计算机组成分析 | 第29-30页 |
| 3.6 容错系统可靠性分析 | 第30-32页 |
| 4 计算机电路设计 | 第32-45页 |
| 4.1 子计算单元设计 | 第32-36页 |
| 4.1.1 处理器选择 | 第32-33页 |
| 4.1.2 TSC695F计算单元设计 | 第33-34页 |
| 4.1.3 AT697E计算单元设计 | 第34-35页 |
| 4.1.4 BM3803计算单元设计 | 第35页 |
| 4.1.5 子计算单元FPGA设计 | 第35-36页 |
| 4.2 重定向模块设计 | 第36-42页 |
| 4.2.1 重定向模块组成 | 第37页 |
| 4.2.2 重定向模块的切换控制设计 | 第37-38页 |
| 4.2.3 重定向模块FPGA设计 | 第38-41页 |
| 4.2.4 同步时钟校准设计 | 第41-42页 |
| 4.3 IO接口模块设计 | 第42-45页 |
| 4.3.1 接口模块电路组成 | 第42-43页 |
| 4.3.2 接口模块FPGA设计 | 第43-45页 |
| 5 计算机重构策略 | 第45-49页 |
| 5.1 子计算单元容错 | 第45页 |
| 5.2 数据传输通道容错 | 第45-46页 |
| 5.3 数据传输通道工作状态检测 | 第46-49页 |
| 6 设计分析和测试验证 | 第49-56页 |
| 6.1 传输路径延时分析 | 第49-50页 |
| 6.1.1 串行数据传输系统的帧结构设计 | 第49-50页 |
| 6.1.2 传输路径延时计算 | 第50页 |
| 6.2 同步时钟系统相位校准测试 | 第50-53页 |
| 6.3 同步时钟系统信号电气特性测试 | 第53-56页 |
| 6.3.1 20MHz时钟信号传输特性测试 | 第53-54页 |
| 6.3.2 200MHz数据信号传输特性测试 | 第54-56页 |
| 7 总结和展望 | 第56-58页 |
| 7.1 工作总结 | 第56页 |
| 7.2 工作展望 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录A 攻读硕士学位期间发表的论文情况 | 第62页 |