| 中文摘要 | 第3-5页 |
| 英文摘要 | 第5-6页 |
| 1 绪论 | 第9-19页 |
| 1.1 高压LDMOS国内外发展研究现状 | 第9-10页 |
| 1.2 高压LDMOS原理及常用技术 | 第10-16页 |
| 1.2.1 高压LDMOS器件原理 | 第10-11页 |
| 1.2.2 降低表面场技术 | 第11-14页 |
| 1.2.3 场板技术 | 第14-15页 |
| 1.2.4 降低体电场技术 | 第15-16页 |
| 1.3 本文的研究内容及创新点 | 第16-19页 |
| 2 漂移区内电场调制高压器件 | 第19-51页 |
| 2.1 漂移区中引入P型埋层器件 | 第19页 |
| 2.2 MBP SOI LDMOS | 第19-35页 |
| 2.2.1 MBP SOI LDMOS器件结构 | 第19-20页 |
| 2.2.2 MBP SOI LDMOS耐压机理 | 第20-21页 |
| 2.2.3 MBP SOI LDMOS器件电特性研究 | 第21-34页 |
| 2.2.4 MBP SOI LDMOS工艺流程设计 | 第34-35页 |
| 2.3 PBI SOI LDMOS | 第35-49页 |
| 2.3.1 PBI SOI LDMOS器件结构 | 第35-36页 |
| 2.3.2 PBI SOI LDMOS器件耐压机理 | 第36-37页 |
| 2.3.3 PBI SOI LDMOS器件电特性研究 | 第37-48页 |
| 2.3.4 工艺流程设计 | 第48-49页 |
| 2.4 本章小结 | 第49-51页 |
| 3 衬底内电场调制高压器件 | 第51-67页 |
| 3.1 衬底中引入N型埋层器件 | 第51页 |
| 3.2 NFI LDMOS结构 | 第51-65页 |
| 3.2.1 NFI LDMOS耐压机理 | 第52-53页 |
| 3.2.3 NFI LDMOS器件电特性研究 | 第53-65页 |
| 3.2.4 工艺流程设计 | 第65页 |
| 3.3 本章小结 | 第65-67页 |
| 4 结论 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75-76页 |
| A. 作者在攻读学位期间发表的论文 | 第75-76页 |
| B. 作者在攻读学位期间申报的发明专利 | 第76页 |
| C. 作者在攻读学位期间获奖情况 | 第76页 |
