| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.2.1 国外研究现状 | 第16-17页 |
| 1.2.2 国内研究现状 | 第17页 |
| 1.3 论文研究内容与结构安排 | 第17-19页 |
| 第二章 版图邻近效应的机理分析及应力模型介绍 | 第19-33页 |
| 2.1 40nm工艺介绍 | 第19-20页 |
| 2.2 应力影响器件性能的物理机制 | 第20-23页 |
| 2.2.1 应力的来源 | 第20-23页 |
| 2.2.2 应力对器件性能的影响 | 第23页 |
| 2.3 版图邻近效应 | 第23-28页 |
| 2.3.1 浅槽隔离应力 | 第24-26页 |
| 2.3.2 阱邻近效应 | 第26页 |
| 2.3.3 栅极间距效应 | 第26-27页 |
| 2.3.4 接触孔应力效应 | 第27-28页 |
| 2.4 应力模型介绍 | 第28-31页 |
| 2.4.1 STI应力模型 | 第28-29页 |
| 2.4.2 WPE应力模型 | 第29-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 40nm器件测试结构设计及流片结果分析 | 第33-55页 |
| 3.1 40nm流片版图整体布局 | 第33-34页 |
| 3.2 40nm器件测试结构设计与研究 | 第34-39页 |
| 3.2.1 STI效应组 | 第34-35页 |
| 3.2.2 STIW效应组 | 第35-37页 |
| 3.2.3 dummy-gate组 | 第37-38页 |
| 3.2.4 接触孔效应组 | 第38-39页 |
| 3.3 器件性能测试 | 第39-40页 |
| 3.4 流片结果分析 | 第40-54页 |
| 3.4.1 研究基于实测数据的STI应力效应对器件性能的影响 | 第40-44页 |
| 3.4.2 逐渐改变STIW的距离对器件性能的影响 | 第44-47页 |
| 3.4.3 不同dummy-gate的布局对器件性能的影响 | 第47-50页 |
| 3.4.4 接触孔邻近效应对器件性能的影响 | 第50-54页 |
| 3.5 本章小结 | 第54-55页 |
| 第四章 电路版图效应的测试结构设计与研究 | 第55-71页 |
| 4.1 反相器的版图邻近效应研究 | 第55-57页 |
| 4.1.1 针对反相器的版图邻近效应测试结构设计 | 第55-56页 |
| 4.1.2 反相器的版图效应分析 | 第56-57页 |
| 4.2 比较器的版图效应仿真结果对比 | 第57-63页 |
| 4.2.1 针对比较器电路的邻近效应结构设计 | 第57-59页 |
| 4.2.2 比较器的版图效应分析 | 第59-63页 |
| 4.3 稳压器版图效应的测试结构设计及结果分析 | 第63-69页 |
| 4.3.1 稳压器电路的测试结构设计 | 第63-65页 |
| 4.3.2 稳压器电路的邻近效应分析 | 第65-69页 |
| 4.4 电路设计中针对版图效应的考虑 | 第69页 |
| 4.5 本章小结 | 第69-71页 |
| 第五章 总结与展望 | 第71-73页 |
| 5.1 总结 | 第71-72页 |
| 5.2 展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
