| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 1 引言 | 第10-20页 |
| 1.1 课题背景 | 第10-17页 |
| 1.1.1 自适应光学闭环系统简介 | 第10-14页 |
| 1.1.2 新型数字化测试技术简介 | 第14-15页 |
| 1.1.3 闭环系统中基于FPGA的测试平台的设计 | 第15-17页 |
| 1.2 本文的研究工作 | 第17-20页 |
| 1.2.1 本文的研究任务 | 第17-18页 |
| 1.2.2 本文的研究内容 | 第18-20页 |
| 2 DDS基本原理 | 第20-26页 |
| 2.1 DDS原理 | 第20-24页 |
| 2.2 DDS技术的特点 | 第24-25页 |
| 2.3 本章总结 | 第25-26页 |
| 3 信号发生模块 | 第26-44页 |
| 3.1 三段式寻址高精度扫频信号发生器 | 第26-33页 |
| 3.1.1 经典的DDS优化方案 | 第26-27页 |
| 3.1.2 本文的优化方案 | 第27-28页 |
| 3.1.3 方案验证 | 第28-30页 |
| 3.1.4 扫频信号精度提高的数据验证 | 第30-31页 |
| 3.1.5 对比以及结论 | 第31-33页 |
| 3.2 低杂散的单频信号发生器 | 第33-43页 |
| 3.2.1 减少杂散功率的方法 | 第33-34页 |
| 3.2.2 相位随机抖动原理分析 | 第34-36页 |
| 3.2.3 M序列的原理分析 | 第36-37页 |
| 3.2.4 VHDL实现 | 第37-40页 |
| 3.2.5 抖动降低杂散的验证 | 第40-42页 |
| 3.2.6 多路测量驱动器电压特性的方案 | 第42页 |
| 3.2.7 结论 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 4 扫频模块的设计 | 第44-54页 |
| 4.1 扫频仪方案确立 | 第44-45页 |
| 4.2 扫频仪方案的结构 | 第45-52页 |
| 4.2.1 扫频方案的结构构成 | 第45-48页 |
| 4.2.2 存储分发模块 | 第48-49页 |
| 4.2.3 鉴幅模块 | 第49-50页 |
| 4.2.4 鉴相模块 | 第50-51页 |
| 4.2.5 数据处理模块 | 第51-52页 |
| 4.3 本章总结 | 第52-54页 |
| 5 测试系统的结构实现 | 第54-60页 |
| 5.0 测试板的通信链路 | 第54页 |
| 5.1 控制端指标要求 | 第54-56页 |
| 5.1.1 功能描述 | 第54-55页 |
| 5.1.2 详细功能说明 | 第55-56页 |
| 5.2 基于MFC的控制软件界面 | 第56-60页 |
| 5.2.1 主控制界面 | 第56-57页 |
| 5.2.2 设置界面 | 第57-58页 |
| 5.2.3 数据展示界面 | 第58-60页 |
| 6 总结 | 第60-64页 |
| 6.1 论文结构总结 | 第60页 |
| 6.2 创新点 | 第60-62页 |
| 6.3 不足之处和下一步的工作 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第66页 |