基于FPGA的UART接口设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 引言 | 第7-11页 |
| 1.1 EDA概述 | 第7-9页 |
| 1.1.1 EDA技术简介 | 第7页 |
| 1.1.2 EDA技术内容 | 第7-8页 |
| 1.1.3 EDA技术的发展趋势 | 第8-9页 |
| 1.2 课题研究背景以及意义 | 第9页 |
| 1.3 本文主要工作以及论文结构 | 第9-11页 |
| 第二章 FPGA设计基础 | 第11-19页 |
| 2.1 FPGA简介 | 第11-13页 |
| 2.1.1 FPGA芯片结构 | 第11-12页 |
| 2.1.2 FPGA的特点 | 第12-13页 |
| 2.2 FPGA设计基础知识 | 第13-15页 |
| 2.2.1 FPGA设计方法 | 第13-14页 |
| 2.2.2 FPGA设计语言 | 第14-15页 |
| 2.3 FPGA设计流程 | 第15-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 UART设计基础 | 第19-25页 |
| 3.1 串行通信 | 第19-22页 |
| 3.1.1 串行通信与并行通信 | 第19-20页 |
| 3.1.2 串行通信种类 | 第20-22页 |
| 3.2 异步串行通信协议 | 第22-23页 |
| 3.3 异步串行通信接口 | 第23-24页 |
| 3.4 本章小结 | 第24-25页 |
| 第四章 UART设计与实现 | 第25-51页 |
| 4.1 波特率定时模块 | 第26-31页 |
| 4.1.1 波特率简介 | 第26-27页 |
| 4.1.2 传统波特率模块设计 | 第27页 |
| 4.1.3 波特率定时模块设计 | 第27-30页 |
| 4.1.4 PLL使用可行性分析 | 第30-31页 |
| 4.2 起始位检测模块 | 第31-33页 |
| 4.3 FIFO模块 | 第33-35页 |
| 4.4 发送模块 | 第35-38页 |
| 4.5 接收模块 | 第38-41页 |
| 4.6 发送接口模块 | 第41-44页 |
| 4.7 接收接口模块 | 第44-46页 |
| 4.8 板级验证 | 第46-49页 |
| 4.8.1 接收接口模块的验证 | 第47-48页 |
| 4.8.2 发送接口模块的验证 | 第48-49页 |
| 4.9 本章小结 | 第49-51页 |
| 第五章 总结 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 附录 | 第56-65页 |
| 1. 发送模块程序 | 第56-57页 |
| 2. 接收模块程序 | 第57-59页 |
| 3. 接收接口模块中顶层控制模块程序 | 第59-60页 |
| 4. 接收接口模块程序 | 第60-61页 |
| 5. 发送接口模块中顶层控制模块程序 | 第61-63页 |
| 6. 发送接口模块程序 | 第63-65页 |
| 致谢 | 第65页 |
