基于OR1200的UHF RFID阅读器数字基带处理SoC设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 缩略词 | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题背景与研究内容 | 第12-13页 |
| ·课题背景 | 第12页 |
| ·研究内容 | 第12-13页 |
| ·国内外研究现状与本课题研究意义 | 第13-15页 |
| ·国内外研究现状 | 第13-14页 |
| ·本课题研究意义 | 第14-15页 |
| ·论文的组织结构 | 第15-16页 |
| 第二章 RFID 阅读器系统设计技术 | 第16-24页 |
| ·ISO18000-6C 协议 | 第16页 |
| ·EDA 开发工具 | 第16-17页 |
| ·SoC 系统设计与验证 | 第17-20页 |
| ·硬件设计与验证 | 第17-18页 |
| ·软件设计平台 | 第18-20页 |
| ·防碰撞算法分析 | 第20-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 阅读器硬件系统模块设计 | 第24-50页 |
| ·系统结构 | 第24-25页 |
| ·OR1200 处理器模块 | 第25-31页 |
| ·OR1200 核接口与设计分析 | 第25-28页 |
| ·OR1200 核到 FPGA 的移植 | 第28-29页 |
| ·OR1200 模块分析 | 第29-31页 |
| ·Wishbone 总线 | 第31-33页 |
| ·UART 模块 | 第33-34页 |
| ·GPIO 模块 | 第34-35页 |
| ·JTAG 调试模块 | 第35-37页 |
| ·阅读器协议处理模块 | 第37-49页 |
| ·发送链路 | 第37-43页 |
| ·接收链路 | 第43-47页 |
| ·时钟管理模块 | 第47-48页 |
| ·总线接口顶层设计 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第四章 系统软件设计 | 第50-58页 |
| ·系统启动 | 第50-51页 |
| ·开发板文件 | 第50-51页 |
| ·启动支持与链接文件 | 第51页 |
| ·Makefile 脚本编写 | 第51-52页 |
| ·UART 串口测试文件 | 第52-53页 |
| ·阅读器协议处理模块测试文件 | 第53-54页 |
| ·软件仿真 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 第五章 阅读器 SoC 系统设计的仿真与分析 | 第58-66页 |
| ·OR1200 的仿真与分析 | 第58-59页 |
| ·GPIO 的仿真与分析 | 第59页 |
| ·UART 的仿真与分析 | 第59-60页 |
| ·协议处理模块仿真与分析 | 第60-61页 |
| ·FPGA 板上验证 | 第61-65页 |
| ·资源配置 | 第61-62页 |
| ·硬件下载 | 第62页 |
| ·调试接口建立与验证结果 | 第62-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 在学期间的研究成果及发表的学术论文 | 第72页 |
