基于二进制翻译技术的统一计算设备架构
| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-10页 |
| 插图索引 | 第10-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-25页 |
| ·研究背景 | 第12-13页 |
| ·相关研究现状 | 第13-19页 |
| ·二进制翻译技术研究 | 第14-17页 |
| ·反编译技术研究 | 第17-18页 |
| ·编译技术研究 | 第18-19页 |
| ·加速串行程序的传统方法 | 第19-23页 |
| ·采用动态优化方法 | 第19-20页 |
| ·采用自动并行化方法 | 第20-21页 |
| ·采用并行语言编译的方法 | 第21-22页 |
| ·传统方法的缺点 | 第22-23页 |
| ·本文研究内容 | 第23-24页 |
| ·本文组织结构 | 第24-25页 |
| 第2章 基于二进制翻译技术的统一计算设备架构 | 第25-34页 |
| ·引言 | 第25页 |
| ·设计思路 | 第25-26页 |
| ·bCUDA解决方案 | 第26-27页 |
| ·bCUDA的硬件体系结构 | 第27-29页 |
| ·bCUDA的软件体系结构 | 第29-30页 |
| ·二进制翻译器的设计 | 第30-33页 |
| ·二进制翻译器设计思路 | 第30-31页 |
| ·可并行代码的翻译 | 第31-33页 |
| ·小结 | 第33-34页 |
| 第3章 静态二级翻译器SBTG的设计与实现 | 第34-45页 |
| ·引言 | 第34页 |
| ·SBTG翻译器的整体架构设计 | 第34-37页 |
| ·SBTG翻译器的前端解码器 | 第37-38页 |
| ·SBTG翻译器的中端优化器 | 第38-43页 |
| ·SBTG翻译器的后端编码器 | 第43-44页 |
| ·SBTG翻译器的不足 | 第44页 |
| ·小结 | 第44-45页 |
| 第4章 实验结果与分析 | 第45-55页 |
| ·引言 | 第45页 |
| ·实验环境 | 第45页 |
| ·实验 | 第45-52页 |
| ·实验分析 | 第52-53页 |
| ·小结 | 第53-55页 |
| 结论 | 第55-58页 |
| 参考文献 | 第58-63页 |
| 致谢 | 第63-64页 |
| 附录A 攻读硕士学位期间发表的论文 | 第64-65页 |
| 附录B 攻读硕士学位期间参加的科研项目 | 第65页 |
