| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 引言 | 第9-13页 |
| ·论文背景 | 第9-10页 |
| ·国内外研究现状与分析 | 第10-11页 |
| ·本论文研究的主要内容和主要贡献 | 第11-13页 |
| ·研究目标及具体内容 | 第11页 |
| ·主要贡献 | 第11-12页 |
| ·各章内容简介 | 第12-13页 |
| 第2章 算法分析及电路整体架构方案 | 第13-21页 |
| ·算法流程 | 第13页 |
| ·特征提取 | 第13-14页 |
| ·输出概率矩阵计算 | 第14-15页 |
| ·Viterbi解码搜索 | 第15-16页 |
| ·各部分算法运算量分析 | 第16-17页 |
| ·电路整体架构方案 | 第17-19页 |
| ·协处理器接口设计 | 第19-20页 |
| ·小结 | 第20-21页 |
| 第3章 马氏距离计算协处理器的VLSI 设计及芯片实现 | 第21-43页 |
| ·马氏距离计算算法描述 | 第21-22页 |
| ·马氏距离计算协处理器设计 | 第22-34页 |
| ·初步架构及其流水线节拍 | 第22-24页 |
| ·结构优化及相应流水线节拍 | 第24-33页 |
| ·马氏距离计算协处理器整体结构 | 第33-34页 |
| ·马氏距离计算协处理器的实现与验证 | 第34-41页 |
| ·FPGA 验证 | 第34-37页 |
| ·流片和测试 | 第37-41页 |
| ·小结 | 第41-43页 |
| 第4章 输出概率矩阵计算协处理器的VLSI 设计及FPGA 实现 | 第43-55页 |
| ·输出概率矩阵计算算法描述 | 第43-45页 |
| ·输出概率矩阵计算协处理器设计 | 第45-51页 |
| ·对数域加法子模块架构及流水线节拍 | 第45-47页 |
| ·输出概率矩阵计算协处理器整体架构 | 第47-51页 |
| ·输出概率矩阵计算协处理器的FPGA 实现与验证 | 第51-54页 |
| ·小结 | 第54-55页 |
| 第5章 Viterbi 搜索计算协处理器的VLSI 设计及FPGA 实现 | 第55-66页 |
| ·Viterbi搜索计算算法描述 | 第55-58页 |
| ·Viterbi 搜索计算协处理器设计 | 第58-63页 |
| ·Viterbi 搜索计算协处理器的FPGA 实现与验证 | 第63-65页 |
| ·小结 | 第65-66页 |
| 第6章 结论 | 第66-70页 |
| ·论文主要工作及成果创新 | 第66-68页 |
| ·论文未来工作展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第75页 |
